Elektronik I, Foliensatz 4 1.5 Schaltungen mit MOS ...tech · 1. MOS-Transistoren unktionsprinzipF...

Elektronik I, Foliensatz 4

1.5 Schaltungen mit

MOS-Transistoren und 1.6

Schaltungen mit

OperationsverstärkernG. Kemnitz

Institut für Informatik, TU-Clausthal (E1-F4)7. Dezember 2015

G. Kemnitz · Institut für Informatik, TU-Clausthal (E1-F4) 7. Dezember 2015 1/94

1. MOS-Transistoren

MOS-Transistoren1.1 Verstärker1.2 Schaltbetrieb1.3 CMOS-Gatter1.4 Speicherzellen1.5 Aufgaben

Operationsverstärker2.1 Verstärker2.2 Rechenelemente2.3 Komparator2.4 Digital-Analog-Umsetzer2.5 Analog-Digital-Umsetzer

1. MOS-Transistoren

MOS-Transistoren

1. MOS-Transistoren

Funktionsprinzip

Über der Halbleiteroberäche bendet sich, isoliert durcheine dünne Oxidschicht, die Steuerelektrode, das Gate.Die Gate-Kanal-Spannung steuert die Dichte derbeweglichen Ladungsträger (Elektronen oder Löcher) unddamit den Leitwert im Kanal.

n ∼ GK

Uth UGK

n ∼ UGK

Leiter, PolysiliziumIsolator, SiliziumoxidKanal mit einer steuerbarenDichte beweglicher Elektronengesperrter pn-Ubergang

Halbleiter mit beweglichenLochern

BulkEinschaltspannungGate-Kanal-SpannungKanalleitwertDichte der beweglichen

nElektronen

1. MOS-Transistoren

Aufbau und Anschlüsse

BGIG = 0

DID ≥ 0

UDB > −UF

UDB < UF

USB > −UF USB < UFUDS

PMOS-Transistor

p-Kanal

S G D B

NMOS-Transistor

n-Kanal p

S G D B

BGIG = 0

DID ≤ 0

UDSUGS

1. MOS-Transistoren

Bezeichnung der Anschlüsse, Spannungen etc.

Gate-Source-SpannungUGS

Drain-Source-SpannungUDS

Drain-Bulk-SpannungFlussspannung des pn-Ubergangs

Gate-Drain-SpannungUGD

USB Source-Bulk-Spannung

DrainstromGatestrom (praktisch null)

Gate (Steueranschluss)G

Drain (Abfluss des Kanals)

n-leitfahiges Gebietn

Source (Zufluss des Kanals)

Bulk / SubstratB

(bewegliche Elektronen)

p-leitfahiges Gebiet(bewegliche Locher)

1. MOS-Transistoren

Arbeitsbereiche: Sperrbereich

UGS < Uth UGD < Uth

kein Kanalgesperrte pn-Ubergange

Der gesamte Kanal ist ausgeschaltet:

NMOS: UGS < Uth und UGD < Uth

PMOS: UGS > Uth und UGD > Uth

(Uth Einschaltspannung). Der Drainstrom ist Null.

1. MOS-Transistoren

aktiver BereichNMOS: UGS > Uth und

UGD > Uth

PMOS: UGS < Uth undUGD < Uth

UGS > Uth UGD > Uth

leitender Kanal vomSource bis zum Drain

Wenn das Potenzial entlang desKanals konstant ist (UDS → 0):

GKanal = IDUDS

= K · (UGS − Uth)

Sonst, wenn im Kanal Strom ieÿt (für NMOS-TransistorenUDS > 0 und für PMOS-Transistoren UDS < 0:

ID = K ·(

(UGS − Uth) · UDS − U2DS

(K Steilheit, Uth Einschaltspannung, beide für selbstsper-rende NMOS-Transistoren positiv und für selbstsperrendePMOS-Transistoren negativ).

1. MOS-Transistoren

Einschnürbereich

NMOS: UGS > Uth undUGD < Uth

PMOS: UGS < Uth undUGD > Uth n n

Einschnurpunkt, uber demder Rest von UDS abfallt

UGS > Uth

UDS > UGS − Uth

UGD − Uth

Für UDS > UGS − Uth nehmenLadungsdichte, Feldstärke undStrom im leitfähigen Teil desKanal gegenüber UDS = UGS − Uth nicht weiter zu. Diehinzukommende Spannung fällt über dem Einschnürpunkt ab.Verhalten einer gesteuerten Stromquelle:

ID = K · (UGS − Uth)2

(K Steilheit, Uth Einschaltspannung).G. Kemnitz · Institut für Informatik, TU-Clausthal (E1-F4) 7. Dezember 2015 8/94

1. MOS-Transistoren 1. Verstärker

Verstärker

Einfacher Verstärker

Einschnurbereich

bereichSperr-

0aktiver Bereich

Ue < Uth

K2 · (Ue − Uth)

2 Ua > (Ue − Uth)

K ·((Ue − Uth) · Ua − U2

)sonst

Übertragungsfunktion und Verstärkung

Verstärker nutzen hauptsächlich den Einschnürbereich.

Voraussetzungen für den Einschnürbereich:Eingangsspannung:

Ue > Uth

Ausgangsspannung:

Ua > Ue − Uth

Übertragungsfunktion:

Ua = UV −K ·RDS

2· (Ue − Uth)2

Verstärkung:

vU =dUa

dUe= −K ·RDS · (Ue − Uth)

Linearisierung

bereichSperr-

aktiver B.

Einschnurbereich

UDS > (UGS − Uth)

UGS < Uth

K ·((UGS − Uth) · UDS − U2

)K2 · (UGS − Uth)

UGS − Uth

Betrieb im Einschnürbereich

Ue = UGS + URS

√2 · IDK

+ Uth =

√2 · (UV − Ua)

K ·RD+ Uth

√2 · (UV − Ua)

K ·RD+ Uth +

RD· (UV − Ua)

Kehrwert der Verstärkung:

vu= −RS

RD− 1

K ·RD·√

K ·RD

2 · (UV − Ua)

K·√

K ·RD

2 · (UV − Ua)⇒ vu ≈ −

Linearisierung graphisch

bereichSperr-

aktiver B.

EinschnurbereichUV

praktisch immer

UGS − Uth → 0

Für UGS URS gilt:

Ue ≈ URS + Uth

Ua = UV −RD

RS· URS ≈ UV −

RS· (Ue − Uth)

vu =dUa

dUe≈ −RD

1. MOS-Transistoren 2. Schaltbetrieb

Schaltbetrieb

Low-Side-Schalter

Schalten des MinusanschlussesSource ist der Bezugspunkt (Masse)

Fall 1: Transistor sperrt (x = 0; UGS < Uth)

URL = 0

Ux0.max < Uth.min

Schaltung

UV1 UV2

Ersatzschaltung fur x = 0

Fall 2: Transistor eingeschaltet (x = 1; UGS Uth)

Gultigkeitsvoraussetzung fur das Berechnungsmodell∗

RDS = 1K·(Ux1−Uth)

≪ RL∗

Schaltung

UV1 UV2

RLRL URL URL = RL

RL+RDS· UV2

Ux1 ≫ Uth

ID = K ·(

(Ux1 − Uth) · UDS −U2

)≈ K · (Ux1 − Uth) · UDS

Leistungsumsatz

ID =UV2

RL +RDS

Umgesetzte Leistungen:

PRL =RL · U2

(RL +RDS)2 PTr =RDS · U2

(RL +RDS)2

PRL: Leistungsumsatz im LastwiderstandPTr: Leistungsumsatz im Transistor

PTr =RDS

RL· PRL

Wegen RDS RL sehr günstiges Verhältnis.

⇒ Steuerung von Lasten bis zu mehreren hundert Watt.

Beispiele für Low-Side-Schalter

Typ RDS(UGS) Uth IDmax UDSmax Pmax

IRFD014 200 mΩ(10 V)

2 . . . 4 V 1,2 A 60 V 1,3 W

RFD14N05L 100 mΩ(5 V)

1 . . . 2 V 14 A 50 V 48 W

BUK100-50GL(1)

125 mΩ(5 V)

1 . . . 2 V 13,5 A 50 V 40 W

(1) mit integrierten Schutzfunktionen gegen zu hohe Bauteiltemperatu-ren und Ströme; RDS Drain-Source-Widerstand; UGS Gate-Source-Spannung; Uth Einschaltspannung; IDmax max. zulässiger Drain-Strom; UDSmax max. zulässige Drain-Source-Spannung; Pmax max.zulässige Verlustleistung. Die Steilheit ergibt sich aus RDS und derzugehörigen Gate-Source-Spannung:

RDS · (UGS − Uth)G. Kemnitz · Institut für Informatik, TU-Clausthal (E1-F4) 7. Dezember 2015 19/94

High-Side-Schalter

Ein High-Side-Schalter schaltet die Verbindung zwischen demAusgabeelement und dem positiven Versorgungsanschluss:

PMOS-Transistor mit dem Bezugspunkt/Source an +UV.Digitale Schaltkreise haben den negativen Versor-gungsanschluss als Bezugspunkt.Zweiter Transistor zur Änderung des Bezugspotentials.

Ux0.max < Uth1.min

Schaltung

UV1 UV2

DT1 T2

|UGS2| = 0 < |Uth2|R1

Ersatzschaltung für Last ein

Ux1 ≫ Uth1

UGS2 ≈ −UV2

≈ UV2

RDS1 ≪ R1

RDS2 ≪ RL

Ersatzschaltung fur x = 1Schaltung

UV1 UV2

DT1 T2

Beispiele für High-Side-Schalter

Typ RDS(UGS) Uth IDmax UDSmax Pmax

IRFD9024 260 mΩ(−10 V)

−2 . . . 4 V −1,1 A −60 V 1,3 W

IPS5451(1,2) 20 . . . 30 mΩ −14 A −50 V (3)

IRFD9640 500 mΩ(−10 V)

−2 . . . 4 V −11 A −200 V 50 W

(1) Mit integrierten Schutzfunktionen gegen zu hoheBauteiltemperaturen und Ströme.

(2) Mit der Schaltung zur Transformation digitalerSteuerspannungen mit negativem Bezugspunkt indie Steuerspannungen für den Schalttransistor.

(3) Die Leistung ergibt sich aus der Abschalttemperaturund hängt von der Kühlung ab.

PMOS-Transistoren haben bei gleicher Geometrie etwa dendoppelten Einschaltwiderstand. Grund: geringere Beweglichkeit1

der Löcher im p-Kanal im Vergleich zu den Elektronen imn-Kanal.

1Beweglichkeit ist das Verhältnis aus Geschwindigkeit und Feldstärke der

beweglichen Ladungsträger.

H-Brücke

x1 HSS1

UV2UV1

Betriebsarten

URL = 0

HSS1 HSS2

LSS1 LSS2

URL = 0

RLLSS1 LSS2

RLLSS1 LSS2x2 = 0

x4 = 1

x3 = 0x1 = 1 x1 = 0

x3 = 1

x4 = 0

x2 = 1

x4 = 1

x2 = 1

Stufenlose Leistungssteuerung konventionell

PRL = (URL)2

RLPTr = (UV−URL)·URL

RLPTr.max =

Pulsweitenmodulation

UV2UV1

RL URL

Die Ausgabeleistung ist proportional zur relativen Pulsweite:

ηT =tein

Die im Mittel im Transistor umgesetzte Leistung:

PTr =RDS

RL· PRL

1. MOS-Transistoren 3. CMOS-Gatter

CMOS-Gatter

Allgemeiner Aufbau

fp(x)fp(x)

x = (. . . , x1, x0)

hochohmig/inaktiv10

verboten

y = 0: Verbindung über NMOS-Transistoren mit ⊥

fn (x) =

0 Zweipol gesperrt1 Zweipol leitend

y = 1: Verbindung über PMOS-Transistoren mit UV

fp (x) =

0 Zweipol gesperrt1 Zweipol leitend

CMOS-Inverter

TransistorschaltungSchaltsymbol

x = 0: NMOS-Transistor aus, PMOS-Transistor ein, y = 1

x = 1: NMOS-Transistor ein, PMOS-Transistor aus, y = 0

FCMOS-Gatterfp(x)

x = (. . . , x1, x0)

Komplementäre Funktionen des NMOS- und desPMOS-Zweipols

fp (x) = f (x)

fn (x) = f (x)

Innerhalb der Zweipole:Reihenschaltung von Transistoren ⇒ UND (Operator ∧)Parallelschaltung von Transistoren ⇒ ODER (Operator ∨)PMOS-Transistoren invertieren (schalten bei xi = 0 ein)

Umformregeln für logische Ausdrücke

Umformungsregel Bezeichnung¯x = x doppelte Negation

x ∨ 1 = 1 x ∨ x = 1x ∧ 0 = 0 x ∧ x = 0

Eliminationsgesetze

x1 ∨ (x1 ∧ x2) = x1

x1 ∧ (x1 ∨ x2) = x1

Absorbtionsgesetze

x1 ∨ x2 = x1 ∧ x2

x1 ∧ x2 = x1 ∨ x2

de morgansche Regeln

x1 ∧ x2 = x2 ∧ x1

x1 ∨ x2 = x2 ∨ x1

Kommutativgesetz

(x1 ∨ x2) ∨ x3 = x1 ∨ (x2 ∨ x3)(x1 ∧ x2) ∧ x3 = x1 ∧ (x2 ∧ x3)

Assoziativgesetz

x1 ∧ (x2 ∨ x3) = (x1 ∧ x2) ∨ (x1 ∧ x3) Distributivgesetz

Beweis durch Aufstellen der Wertetabellen

Beispiel De Morgan'sche Regeln:

x1 x2 x1 ∨ x2 x1 ∧ x2 x1 ∧ x2 x1 ∨ x2

0 0 1 1 1 10 1 1 1 0 01 0 1 1 0 01 1 0 0 0 0

Ohne Klammern hat UND-Vorrang vor ODER.Der UND-Operator ∧ kann in logischen Ausdrückenweggelassen werden:

(x1 ∧ x2) ∨ (x1 ∧ x3) = x1x2 ∨ x1x3

NAND-Gatter

y (x) = x1x2

fn (x) = x1x2

fp (x) = x1 ∨ x2

NOR-Gatter

y (x) = x1 ∨ x2

fn (x) = x1 ∨ x2

fp (x) = x1x2

x2≥1y y

Komplexgatter

y (x) = x1x2 ∨ x3x4

fn (x) = x1x2 ∨ x3x4

fp (x) = (x1 ∨ x2) (x3 ∨ x4)

Logische Ausdrücke vorher vereinfachen

Komplexe logische Zielfunktionen lassen sich oft vor derUmsetzung in ein Gatter durch Anwendung der

Eliminationsgesetze,

Absorbtionsgesetze und

anderer Umformungsregeln vereinfachen. Beispiel:

y = (x1x2x3) ∨ x1 ∨ x2 = x1 ∨ x2

Übertragungsfunktion des CMOS-Inverters

A5 A SA4 A EA3 E EA2 E A

UbertragungsfunktionSchaltung

A1 S A

Arbeitsbereiche

UyUDS.N

2 3Ux∗

x = 1x = 0UDS.P

Ux − UV =

(S Sperrbereich; E Einschnürbereich; A aktiver Bereich)In einem korrekten Entwurf ist nach jedem Schaltvorgangein Transistorzweig gesperrt (Arbeitsbereich A1 oder A5).Die Arbeitsbereiche A2 bis A4 sollten nur während derSchaltvorgänge auftreten.

Arbeitsbereich A2

G D D G

aktiver BereichEinschnurbereich

> Uth.N < Uth.P< Uth.P< Uth.N

Bedingung:Uth.N < Ux < Ux∗

Ux → Uy: Lösungen der folgenden quadratischen Gleichung:

0 = KN ·(Ux − Uth.N)2

2+KP ·

((Ux − Uth.P) · Uy −

Arbeitsbereich A3

G D D G

Einschnurbereich Einschnurbereich

Uy − UV − Uth.P

< Uth.P> Uth.P> Uth.N < Uth.N

Uy − Uth.N

Für eine bestimmte Eingangsspannung Ux = Ux∗ arbeitenbeide Transistoren als gesteuerte Stromquellen, diedenselben Strom liefern.Gleichung zur Berechnung dieser Spannung:

0 = KN ·(Ux∗ − Uth.N)2

2+KP ·

(UV − Ux∗ + Uth.P)2

2Laut Modell senkrechter Kennlinienverlauf.

Störabstand

SignalStorung

Ux∗ Eingangsschaltspannung zwischen null und eins

Uy1 Ausgangsspannung fur eine EinsAusgangsspannung fur eine NullToleranzbereich der Eingangsschaltspannung

Störabstand: Maximale, der Eingangsspannung überlagerteStörspannung, bei der garantiert keine Fehlfunktion auftritt:

S = min (S0, S1) = min (Ux∗ − Uy0, Uy1 − Ux∗)

.G. Kemnitz · Institut für Informatik, TU-Clausthal (E1-F4) 7. Dezember 2015 41/94

Vergleich CMOS-Inverter und DT-Inverter

D1 D2 D3 IB

DT-Inverter CMOS-InverterUx0 UCEX ≈ 0,2 V 0Ux1 UV ≈ 5 V UV

Ux∗ UCEX + UF ≈ 1,4 V UV/2

S ≈ 1,2 V UV/2

IV für x = 0 Strom durch RB 0IV für x = 1 Strom durch RC 0

(IV Versorgungsstrom, Maÿ für die Verlustleistung).G. Kemnitz · Institut für Informatik, TU-Clausthal (E1-F4) 7. Dezember 2015 42/94

Warum werden heute fast nur noch CMOS-Gattereingesetzt?

Einfacher Entwurf.Geringe Verlustleistung als Voraussetzung für die Integrationvon Millionen von Gattern auf einem Chip.Groÿer Störabstand.

Frühere Gatterschaltungen, insbesondere solche mitBipolartransistoren, sind aus fast allen Anwendungen verdrängt,auch die behandelten DT-Gatter und ihre Weiterentwicklungen,die TTL-Gatter (TTL Transistor Transistor Logic),STTL-Gatter (Schottky-TTL-Gatter) etc.

Transfergatter

Nachbildung eines Schalters, der sowohl eine Null als auch eineEins an seinen Ausgang weiterleitet:

Parallelschaltung eines NMOS- und eines PMOS-Transistors.Benötigt das direkte und das negierte Steuersignal.

aktiver Bereich

SperrbereichSchaltermodell

Schaltung Sperrbereich, wennParalleltransistor ein

n+ n+p

UV UVUV

Kanal konnte beweglichElektronen aufnehmen,

ist aber beidseitigeingeschnurt

Z hochohmig

Paralleltransistor einSperrbereich, wennS∗

Wertetabelle

s x Tn Tp001011

S SS S

S∗Ux

Umschalter aus zwei Transfergattern

s x2 x1 y01

0001 01 1

sSchaltermodell

SchaltzeichenSchaltung

(- logischer Wert ohne Einuss, don't care)

Transfergatter als Analogschalter

Der Drain-Source-Widerstand ist von der Ein- undAusgangsspannung abhängig.Zur Vermeidung nichtlinearer Spannungsabfälle benötigt dieSchaltung hinter einem Transfergatter einen hohenEingangswiderstand.

Uevu · Ue

x2 RTGs

Ie ≈ 0als Analogschalter VerstarkerTransfergatter nachfolgender

URTG ≈ 0

Re ≫ RTG

1. MOS-Transistoren 4. Speicherzellen

Speicherzellen

RS-Flipop

Setzen

Betriebsart

VermeidenSpeichernRucksetzen

y∗, y∗ – Beibehaltung des bisherigen Wertes

x1 x2 y y

x1 = x2 = 1 ist zu vermeiden, weil bei zeitgleicher Änderungvon x1 und x2 von eins nach null der Folgezustandunbestimmt ist.

D-Flipop

störsicherere Alternative

c) Datenubernahme: s = 1

b) Speichern: s = 0

a) Schaltung

1. MOS-Transistoren 5. Aufgaben

Aufgaben

MOS-Verstärker

Ua = UV

RD = 1kΩ

UV = 5VRD

Ue Uth = 1V

K = 20mAV2

Gesucht sind:Übertragungsfunktion mit dem Transistor im Einschnürbereich?

Ein- und Ausgangsspannungsbereich, in dem der Transistorim Einschnürbereich arbeitet?Ue für Ua = UV

2 ?Spannungsverstärkung vu = dUa

dUebei dieser

Eingangsspannung?

Stromspiegel

5mA/V2 10mA/V2

Einschaltspannung (Uth):

Steilheit K:

UeT1 T2

Wie bildet sich in der Schaltungder Eingangsstrom Ie auf die Eingangsspannung Ue,bei eingeschnürtem Transistor T2 die Eingangsspannung Ue

auf den Ausgangsstrom Ia undder Eingangsstrom Ie bei eingeschnürtem Transistor T2 aufden Ausgangsstrom Ia ab?

Stufenlose Leistungssteuerung durchPulsweitenmodulation

UV = 10V

Ux1 = 5V

Ux0 = 0V

K = 1 AV2

RL = 10Ω

xUth = 1V

1 Wie groÿ ist der Einschaltwiderstand RDS = dUDSd ID

desMOS-Transistors?

2 Welche relative Pulsweite η ist erforderlich, damit imLastwiderstand RL eine Leistung von PRL.soll = 3 Wumgesetzt wird?

3 Welche Leistung PTr wird dabei im Transistor umgesetzt?

FCMOS-Gatter

Entwerfen Sie je ein FCMOS-Gatter

1 mit der Funktion:

y = ((x1 ∧ x2) ∨ x3) ∧ (x4 ∨ x5)

2 mit der Funktion:

y = x1 ∨ x2 ∨ (x1 ∨ (x2 ∧ x3))

1. MOS-Transistoren 6. Geometrischer Entwurf

Geometrischer Entwurf

3D-Ansicht eines NMOS- und einesPMOS-Transistor

S G SG B

BNMOS-Transistor

PMOS-TransistorNMOS-Transistor

p-Substrat

n-Wanne

p stark dotiert (p+)

n stark dotiert (n+)

Polysilizium (Gate)

Isolator (SiO2)

PMOS-TransistorD D

D Drain

Source

p+ p+ p+

Geometrischer Entwurf eines Inverters

Polysilizium-Streifen

n+-Gebiet

p+-Gebiet

n-Wanne

Durchkontaktierung

Metallleiterbahn

Geometrischer Entwurf eines Komplexgatters

x1 x2 x3 x4 x5UV

p-Gebietn-Gebiet

MetallPolysilizium Durchkontaktierung

2. Operationsverstärker

Operationsverstärker

2. Operationsverstärker

Schaltsymbol und AnschlüsseSymbol

Kennlinie+

−UOff = UDiff |Ua=0

Ua.min ≈ −UV

Ua.max ≈ +UV

vU · UeInUa

Offset-Spannung

Wichtige Kenngröÿen:ideal real

Spannungsverstärkung v0 = dUadUDiff

∞ 104 . . . 106

Eingangswiderstand Re = dUDiff

dIp−In

∞ 1 MΩ . . . 1 TΩ

Ausgangswiderstand Ra = dUad Ia

0 2 Ω . . . 100 Ω

Oset-Spannung Uoff = UDiff |Ua=0 0 10 mV

2. OperationsverstärkerEin Operationsverstärker hat in der Regel nicht den auf der Folieeingezeichneten Masseanschluss. Wird der nicht gebraucht?

Die Streuung der Eingangs-Oset-Spannung mal v0 ist oftgröÿer als der Ausgangsspannungsbereich. Unbeschaltet nurals Schwellwertschalter nutzbar:

Ua.min UDiff < Uoff.min

Ua.max UDiff > Uoff.max

unbestimmt sonstUoff.min Uoff.max

Ua.min

Ua.max

Der Betrieb als Verstärker verlangt eine Rückkopplung, d.h.eine Subtraktion eines Teils von Ua von UDiff , z.B.:

Ua = v0 · (Ue + Uoff − Ua)Ua = v0

1+v0· (Ue + Uoff) Ua

Der Bezugspunkt für Ua ist hier gleich dem Bezugspunkt vonUe. Für beide Anwendungen braucht derOperationsverstärker den Masseanschluss nicht.

2. Operationsverstärker 1. Verstärker

Verstärker

Nichtinvertierender Verstärker

Ua = R1+R2

R1· Ue

Ersatzschaltung

In = 0

Ip = 0R2

UR1 = R1

R1+R2· Ua

UDiff → 0

U+ = Ue

U− =R1

R1 +R2· Ua

Ua = limv0→∞

v0 · (U+ − U−)

Verkürzter Rechenweg

Die Rückkopplung

(Ua ↑7→ UDiff ↓) ∧ (Ua ↓7→ UDiff ↑)regelt die Eingangsspannungsdierenz gegen Null:

UDiff = U+ − U− → 0

U+ = Ue

U− =R1

R1 +R2· Ua

ist die Übertragungsfunktion fast ablesbar.

Generelles Problem

Eine Rückkopplung führt zu einem Regelkreise und einfalsch dimensionierter Regelkreis kann schwingen:

Ausgleich einer Regelabweichung inin einem stabilen System

instabiles System

Die heutigen Operationsverstärker haben nur noch einegeringe Schwingungsneigung.

Invertierender Verstärker

In = 0

UDiff = 0

Ua = −R2

R1· Ue

Ersatzschaltung

UaI2Ue I1

K : I1 + I2 = 0Ue

Ua = −R2

R1· Ue

2. Operationsverstärker 2. Rechenelemente

Rechenelemente

Summationsverstärker (Addition)

Re2 Ua

U = 0Ua

KR2Re1

Ua = −∑2i=1

Re.i· Ue.i

Ie1 I2

K : Ie1 + Ie2 + I2 = 0Ue1

Re1+Ue2

Re2+Ua

Ua = −(R2

Re1· Ue1 +

Re2· Ue2

Subtraktion mit Summationsverstärkern

−(a+ b)−(a+ b)b

by = −(−(x1 + x2) + x3)

−(x1 + x2)

Dierenzverstärker

Der invertierende Eingang wird zusätzlich zur Rückkopplungbenötigt.

In = 0

Ip = 0UDiff = 0Ua

TafelUe1

U+ = Ue1; U− = Ue2 +R1

R1 +R2· (Ua − Ue2)

R1 +R2

R1· Ue1 =

R1 +R2

R1· Ue2 + Ua − Ue2

Ua =R2

R1·(R1 +R2

R2· Ue1 − Ue2

⇒ Spannungsteiler für U+:

U+ =R2

R1 +R2· Ue1

Dierenzverstärker komplett

Ersatzschaltung

Ua = R2

R1· (Ue1 − Ue2)

UDiff = 0

2. Operationsverstärker 3. Komparator

Komparator

Soll-Funktion und Realisierung

Abbildung einer stetigen Gröÿe auf eine zweiwertige Gröÿe:

f (Ue) =

0 wenn Ue < Utrig

1 sonst(1)

(Utrig Schaltspannung des Komparators).Nachbildung durch einen Operationsverstärker plus Quellemit der Schaltspannung:

Ersatz der Quelle durch die Versorgungsspannung und einenSpannungsteiler.

Abweichung vom Idealverhalten

Streuung

Ue0.max

Ue1.min Ue

- unbestimmt

Ue0.max

Ue1.minUe

Schwellwertschalter mit Hysterese

Einschaltschwelle > AusschaltschwelleÜberschreiten Utrig.r ⇒ kippen in den Zustand Utrig = Utrig.f

Unterschreiten Utrig.f ⇒ kippen in den Zustand Utrig = Utrig.r

Utrig.r

Utrig.f

Utrig.r

Utrig.f

Ua=0 kleine Ausgangsspannung (log. 0)große Ausgangsspannung (log. 1)Schaltspannung fur fallende (falling) EingangsspannungenSchaltspannung fur steigende (rising) Eingangsspannungen

Nachbildung mit einem Operationsverstärker

UeUtrig.f

Utrig.r

Utrig.r = UH + R1R1+R2

· (Ua=1 − UH)

Utrig.f = UH + R1R1+R2

· (Ua=0 − UH)

(UH Hilfsspannung)

BeispielUa=1 = UV = 5 V Utrig.r = 3 VUa=0 = 0 Utrig.f = 2 V

Bestimmung des Spannungsteilerverhältnisses

R1 +R2

und der Hilfsspannung UH mit folgendem Gleichungssystem:

3 V = UH + k · (5 V − UH)

2 V = UH + k · (−UH)

UH ⇒ Quotienten beider Gleichungen

3 V − UH

2 V − UH=

5 V − UH

UH = 2,5 V

k ⇒ Dierenz beider Gleichungen:

1 V = k · 5 V

k = 0,2

willkürliche Festlegung: R1 = 10 kΩBerechnung von R2 aus

0,2 =R1

R1 +R2⇒ R2 = 40 kΩ

Transformation des Zweipols aus UH und R1 in einenfunktionsgleichen Zweipol mit UV:

Gesamtschaltung Tafel

UH = 2,5V

UV = 5V

2 ·R1 2 ·R1

2. Operationsverstärker 4. Digital-Analog-Umsetzer

Digital-Analog-Umsetzer

Digital-Analog-Umsetzer (DAU)

Ausgabe eines Bitvektors als Spannung:

x = xn−1 xn−2 . . . x0 ⇒ Ua (x) =Uref

2n·n−1∑

xi · 2i

(xi ∈ 0, 1 Binärziern; n Bitanzahl; Uref Referenzspannung.).

0000 0001 1111111011010010 0011 x

Aufbau

In−3In−1 In−2

xn−1 xn−2

8 ·R4 ·R2 ·R

U = 0K

xn−3

Stromquellen mit binär abgestuften Strömen:

Ii =Uref

R· 2i−n

Transistorschalter, die die Ströme wahlweise in denSummationspunkt leiten oder nicht.Summationsverstärker für die ausgewählten Ströme:

Ua = −R ·n−1∑

xi · Ii

Digital-Analog-Umsetzer mit R2R-Netzwerk

Die Fertigung von sehr unterschiedlichen Widerständen miteinem exakten Widerstandsverhältnis ist schwierig.Ein R2R-Netzwerk ist eine Spannungsteilerkette, die dieeingangsseitige Referenzspannung fortlaufend halbiert.Die Transistorschalter an den Fuÿpunkten leiten die Strömebei xi = 1 zum Summationspunkt K und bei xi = 0 zumBezugspunkt.

I0 = Uref

2n−12R

R R R 2R

2R Uref

2n−22R

I1 = Uref

2n−1·R

I = Uref

R ·∑n−1i=0 xi · 2i−n

In−2 = Uref

xn−1 xn−2

2R Uref

In−1 = Uref

2. Operationsverstärker 5. Analog-Digital-Umsetzer

Analog-Digital-Umsetzer

Paralleler Analog-Digital-Umsetzer (ADU)

Zuordnung des Digitalwerts in einem Schritt.Paralleler Vergleich der analogen Eingangsspannung mit 2n-1Vergleichsspannungen. Erfordert 2n − 1 Komparatoren.

Codeumsetzer

x0x1x2

R R R R R

w0 w1 w2 w4 w5 w6

Funktion des Codeumsetzers

Komparatorausgabe Ergebnisw6w5w4w3w2w1w0 x2x1x0

0000000 0000000001 0010000011 0100000111 0110001111 1000011111 1010111111 1101111111 111

Serielle Umsetzer

Ein Vergleich je Wandlerschritt:

digitaleSignale

Digital-Analog-Umsetzer

digitaleSteuerung

xn−1...x0

0 wenn UMess < UVgl

1 sonst

Sukzessive Approximation

schnellster serieller Wandleralgorithmusein Vergleich je Bit

fur i = n− 1 bis 0

xi = 1

jaUMess ≥ UVgl

xi = 0

1 2 3 4 · · · i

U UVgl

2. Operationsverstärker 6. Aufgaben

Aufgaben

Entwurf von Verstärkern

Entwickeln Sie Schaltungen mit Operationsverstärkern, die dasVerhalten der nachfolgenden Ersatzschaltungen nachbilden:

1 mit den Parametern vU = −10 und RE = 10 kΩ

2 mit den Parametern vU = 3 und RE = 100 kΩ.

Ua = vU · UeReUe

Analyse einer OV-Schaltung

R1 R2I1

I1 ≪ IV, I2 ≪ IV

RM = 1Ω

R1 = 10 kΩ

R2 = 100 kΩ

0 ≤ Ue+ ≤ UV

UV = 10V

0 ≤ Ue− ≤ UV

0,1V≤ Ua ≤ 0,9 · UV

1 Grundbeschaltung des Operationsverstärkers?2 Zusammenhang zwischen IV und Ua?3 Gültigkeitsbereich?

Entwurf von Rechenelementen

Entwickeln Sie mit Hilfe von Operationsverstärkern eineSchaltung mit der Funktion:

Ua = Ue1 + 2 · Ue2 − Ue3 − 2 · Ue4

Der Eingangswiderstand soll für jeden Eingang

Re.i =Ue.i

Ie.i= 10 kΩ

betragen.

Hinweis: Es werden mindesten zwei Operationsverstärker und 9Widerstände benötigt.

Verstärker mit umschaltbarer Verstärkung

Konstruieren Sie eine Verstärkerschaltung, deren Verstärkung miteinem 2-Bit-Vektor in folgender Weise eingestellt werden kann:

x = (x1 x0) 11 10 01 00

vU = UaUe

8 4 2 1

Hinweis: Es werden mindestens zwei Operationsverstärker, zweiNMOS-Transistoren und vier Widerstände benötigt.

Schwellwertschalter mit Hysterese

Legen Sie für den invertierenden Komparator mit Hysterese inder nachfolgenden Abbildung die Widerstandswerte R1 und R2 sofest, dass der Komparator die vorgegebene Ein- undAusschaltschwelle besitzt.

R4UV = 5V

Ua0 = 0Ua1 = UV

Uaus = 1,4VUein = 1,6VR3 = 10 kΩ

Elektronik I, Foliensatz 4 1.5 Schaltungen mit MOS ...tech · 1. MOS-Transistoren unktionsprinzipF...

Documents

Transistor - dl4eax.darc.dedl4eax.darc.de/kurs-e/PowerPoint/PDF-Exporte/6d-Transistor.pdf · DARC AJW Referat Die bisher behandelten Transistoren nennt man auch Bipolare Transistoren,

Anwendung der oszillographischen Polarographie in der ... IOM-HNO3. eine Oxidschicht verunreinigte Oberfläche bietet manchmal auf der oszillographischen Kurve spitzige Einschnitte,

FVV- Titelblatt-Modelleirung Rissausbreitung · 2011. 3. 23. · TGO thermisch gewachsene Oxidschicht, thermally grown oxide TK Thermographiekamera TMF Thermomechanische Versuche,

Layout von Bauelementen - SuS€¦ · Layout von Bauelementen § MOS Transistoren § Widerstände § Kondensatoren § Spulen § Bipolare Transistoren in CMOS Prozessen § Fuses (Sicherungen)

MOSFET-Pas für 432 und 1296 MHz - DF9IC...37. GHz Tagung Dorsten 2.2014 Wolf-Henning Rech DF9IC 20 Transistoren für PA 1296 MHz • 900-MHz-Transistoren 60 W: MFR9060, MRF6S9060,

Organisation und Kriminalität (1. Sitzung) Prof. Dr. Stephan Wolff Universität Hildesheim MOS - Wintersemester 2006

Elektronik 1, Foliensatz 4: MOS-Transistoren und ...tech · x 4 x 3 x 1 HSS1 DIS LSS1 U V1 U V2 R L U RL LSS2 HSS2 Betriebsarten 1 Beweglichkeit ist das erhältnisV aus Geschwindigkeit

3. Transistoren: Typen, Beschreibung und Funktionen · •Beschaltung für Normalbetrieb (Basisschaltung) BE-Diode schwach in Durchlassrichtung,

SCHOLPP | Weltweite Industriemontage...-tun( îL1!a08 Jap 8L6L Jaqo»to uaqeî Jap u! aîngazaap pun apulaîuetu 'tpneJcvaA Jaqoq a!MOS asa!0 -losqe uapumsBn1å 00096 -laqn a!MOS uaî

dwj0701 - korthusa.com · Titan-Nitrid-Beschichtung zusätzlich Aluminium beigegeben, um eine besonders harte Oxidschicht bilden zu können. Die Härte der bis zu 4 mikro starken

Herstellung von Transistoren

MOS´aik-KEY - gruene.software · MOS'aik-KEY Basis-Version MS-OFFICE-Integration Erweiterungs-modulen MOS´aik-KEY DataverdeGmbHHauert14D-44227Dortmund Die integrierte betriebswirtschaftliche

MOS Excel Core 2010contents.kocw.net/KOCW/document/2016/cup/choihun/11.pdf · MOS Excel 2010 확인학습 창 분할 하기 문제 워크시트를 두개의 세로창으로 분할

6 Transistoren - qnap.e3.physik.tu-dortmund.de · 6 Transistoren Abbildung 6.1: Der “Ur-Transistor” (links) und aktuelle Transistoren-Gehäuse (rechts). Die ersten Transistoren

Titel Arbeitsheft Metall 8 - Startseite - ISB · An der Luft überzieht sich Aluminium mit einer dünnen, harten und schwer schmelzbaren Oxidschicht, die es vor Korrosion schützt,

7. Unipolare Transistoren, MOSFETs 7.1. Funktionsweisekuepper.userweb.mwn.de/elektronik/elektronik-k7-mosfet.pdf · Die Bezeichnung MOSFET (Metal Oxide Semiconductor Field Effect

TWO DIMENSIONAL MOS-TRANSISTOR MODELING...TWO DIMENSIONAL MOS-TRANSISTOR MODELING S.Selberherr, A.SchUtz and H.Potzl Abteilung Physikalische Elektronik Institut filr Allgemeine Elektrotechnik

6. Herstellung vergrabener SiO -Schichten mit Waferbonden · beschrieben. Nach der SPM-Behandlung sind die Oberﬂachen¨ beider Wafer mit einer dunnen¨ Oxidschicht bedeckt, welche

Transistoren als Schalter - home.zhaw.ch · MOS-FET als Schalter . In der Digital-Technik schalten Feld-Effekt-Transistoren ein oder aus und erzeugen so die logischen Spannungspegel

Feldeffekt-Transistoren - MyWWW ZHAW SS04/Kap_7.pdf · 7 Feldeffekt-Transistoren 7.1 Funktionsprinzip Feldeffekt-Transistoren entstammen der alten Idee, durch den Einfluss eines elek-trischen