View
105
Download
0
Category
Preview:
Citation preview
FachhochschuleDortmundUniversity of Applied Sciences
1Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/04
PC mit offener Seitenwand
Netzteil
IO-Geräte:Laufwerke mitexternem Speicher
Mainboard IO-Erweiterungen
CPU
Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/04 2
FachhochschuleDortmundUniversity of Applied Sciences
Mainboard
Das Mainboard besteht aus einem Plastikbrett, vielen Chips und Sockeln darauf, die mit Leiterbahnen auf diesem Brett verdrahtet sind.Damit die Leiterbahnen überschneidungsfrei verlaufen können, sind sie in 4-6 Schichten angelegt.Das Mainboard enthält die CPU, Speicherchips, IO-Steuerungen und eine Reihe direkter Geräteschnittstellen (Tastatur, Maus, Drucker ..).
Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/04 3
FachhochschuleDortmundUniversity of Applied Sciences
Mainboard
Die Bausteine kommunizieren über Bussysteme miteinander.Die Steuerung dieser Bussysteme und Verbind-ungen wird vom Chipset (Satz von Chips) über-nommen.Dieser Chipset wird immer mehr in wenige Chips integriert, sie besitzen mittlerweile eine riesige Funktionalität.
Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/04 4
FachhochschuleDortmundUniversity of Applied Sciences
Mainboard - Aufbau
Chipset
Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/04 5
FachhochschuleDortmundUniversity of Applied Sciences
Mainboard - Chipset
533 MHz Systembus
Speicherbus 3,2 GB/sec, dual ChannelAGP-Bus 1,0 GB/sec
ATA-Schnittstelle PCI-Erweiterungsbus 133 MB/sec
400MHz, Bitbreite 2*16-->4Byte/Halbtakt -->3,2GB/sec
Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/04 6
FachhochschuleDortmundUniversity of Applied Sciences
Mainboard - Chipset
In der neueren Entwicklung gibt es neben dem „Brückensystem“ mit North- und Southbridge ein Hub-System (Hub = Verkehrsdrehkreuz).Sternförmige Anordnung, in der Mitte der Hub.Die Northbridge wird zum •Memory Controller Hub(MCH), die Southbridge zum •IO Controller Hub(ICH).
Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/04 7
FachhochschuleDortmundUniversity of Applied Sciences
Kommunikation über einen Bus
Bus
Busmaster Client ClientBusverteiler Busmaster
Ein Baustein gibt die Kommandos, alle anderen hören mit und reagieren, wenn angesprochen
Nur ein Busmaster kann die Kontrolle erhalten und Kommandos geben. Er beantragt die Kontrolle beim Busverteiler und erhält sie von diesem.
Der kontrollierende Busmaster legt ein Kommando und eine Adresse auf denBus (Steuer- und Adressleitungen), ein angeschlossener Baustein fühlt sichangesprochen und reagiert auf das Kommando.
Kommandos, Adressen, Daten
Fühlt sich
adressiert.
Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/04 8
FachhochschuleDortmundUniversity of Applied Sciences
Kommunikation über einen Bus
Der Baustein tauscht - getaktet mit dem Bustakt - mit dem Busmaster Daten aus.
ÜbertragungskapazitätAngabe der maximalen Datenübertragungsrate Kmax in Mbyte/secT Takt in MHzN Zahl der Takte, die zum Übertragen eines Wertes benötigt werden.M Zahl der Bytes, die parallel übertragen werden (Datenbreite/8). Kmax = M * (T / N)
Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/04 9
FachhochschuleDortmundUniversity of Applied Sciences
Speichertechnologien
Halbleiterspeicher
Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/04 10
FachhochschuleDortmundUniversity of Applied Sciences
Festwertespeicher (...ROM)
•ROM: Read Only MemorySpeicher mit „festverdrahtetem“ Inhalt•PROM: Programmierbares Read Only Memorywie ROM, jedoch wird erst im letzten Schritt der Fertigung der Inhalt „eingebrannt“.•EPROM: Erasable PROMDas Einbrennen kann rückgängig gemacht werden und neu Eingebrannt werden, aufwendige Technologie
Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/04 11
FachhochschuleDortmundUniversity of Applied Sciences
Festwertespeicher (...ROM)
•EEPROM: Electrical EPROM, Löschen einfacher•Flash ROM: ähnlich EEPROM, Löschen und Be-schreiben noch einfacher, Datensticks, dig. Foto-graphie u.a.
Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/04 12
FachhochschuleDortmundUniversity of Applied Sciences
Flüchtige Speicher: Technologie
Static Random Access Memory (SRAM)Statischer Speicher mit direktem Zugriff, d.h. die Speicherzellen sind direkt adressierbar.
0 V
0 V
BL BL
W
Es ist das bekannte Flip-Flop. Über BL wird gelesen und geschrieben.
W ist der Schreib-/Lese-impuls. Er schaltet das FF auf die Leitung BL durch.
3-5 V
Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/04 13
FachhochschuleDortmundUniversity of Applied Sciences
Flüchtige Speicher: Technologie
Dynamic Random Access Memory (DRAM)Statischer Speicher mit direktem Zugriff, d.h. die Speicherzellen sind direkt adressierbar.
0 V
Konden
-sator
W
BL0V oder 3-5VAufladung
Der Schreib-/Leseimpuls W schaltet den Kondensator auf die Leitung BL.
Lesen: der gespeicherte Wert (Aufladung) wird auf BL geschaltet.
Schreiben: der Kondensator wird auf den Wert von BL aufgeladen.
Da der Kondensator sich entlädt, muss in regelmäßigen Abständen ein „Refresh“ erfolgen. (Lesen und Zurückschreiben)
Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/04 14
FachhochschuleDortmundUniversity of Applied Sciences
Flüchtige Speicher: DRAM-Bausteine
DDR: Abkürzung für DDR-SDRAMEin SDRAM mit einer Double Data Rate, pro Takt werden 2 Werte übertragen.„QUAD PUMPED“- Technologie: 2 Kanäle à 16 bit werden im DDR Modus betrieben.Mit einem Takt werden vier 16-bit-Werte übertragen.Taktraten: 266 MHz, 333 MHz, 400 MHz
400MHz, Bitbreite 2*16-->4Byte/Halbtakt--> 8Byte*400MHz -->3,2GB/sec
Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/04 15
FachhochschuleDortmundUniversity of Applied Sciences
Flüchtige Speicher: DRAM-Bausteine
Beispiel: 512 MB DDR-(SD)RAM PC-333-233Kapazität: 512 MBDouble Data Rate Synchronous Dynamic Random Access MemoryTakt: 333 MHz(max. z.Zt. 400 MHz)
Das PC333-Modul hat 2 Takte CAS-Latency und je 3 Takte RAS Precharge und RAS-to-CAS Delay. Manchmal auch nur als CL2 (CAS-Latency 2) bezeichnet.RAS- und CAS-Lat. sind Verzögerungszeiten beim Lesen/Schreiben.
Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/04 16
FachhochschuleDortmundUniversity of Applied Sciences
Flüchtige Speicher: RDRAM
RDRAM Der Rambus-Speicher funktioniert nach einem anderen Prinzip als der SDRAM-Speicher. Das Kernstück des Rambus-Speichers ist ein Direct Rambus Channel, ein 16 Bit breiter Bus, der mit bis zu 400MHz betrieben wird. Da hier auch beide Flanken des Taktsignals verwendet werden ergibt sich eine max. theoretische Datenübertragung von 1,6GB/s. Die 'Dual Channel'-RDRAMs, erreichen 3,2GB/s , da zwei Speicher-Channels vorhanden sind.
Der RAMBUS-Speicher konnte sich wegen des Preises nicht bis heute durchsetzen.
Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/04 17
FachhochschuleDortmundUniversity of Applied Sciences
Speicher: MRAM
MRAMMagnetic RAM, Speicher auf magnetischer Basis
Magnetisierbare Schichten
Stromdurchfluss abhängig von der Magnetisierungsrichtung der oberen Schicht. Umprogrammierung durch Anlegen einer höheren Spannung U.
UStrom
Noch nicht endgültig Serien reif.
Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/04 18
FachhochschuleDortmundUniversity of Applied Sciences
Speicher im PC: Speicherhierarchie
Aus http://www.bas.uni-essen.de/Computer_Hardware_E_A_ABWL.pdf
SRAM
DRAM
Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/04 19
FachhochschuleDortmundUniversity of Applied Sciences
Speicher im PC: Registerspeicher
Die Bedeutung der Register wurde bereits behandelt.
Speicher mit dem schnellsten Zugriff.
Zusätzlich zu den allgemeinen Registern (Zwischenspeichern von Daten) gibt es eine Menge von Spezialregistern.
Zugriffszeit ist sehr schnell: 1 Takt der CPU.
Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/04 20
FachhochschuleDortmundUniversity of Applied Sciences
Speicher im PC: Pufferspeicher
Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/04 21
FachhochschuleDortmundUniversity of Applied Sciences
Noch Pufferspeicher
Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/04 22
FachhochschuleDortmundUniversity of Applied Sciences
Noch Pufferspeicher
Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/04 23
FachhochschuleDortmundUniversity of Applied Sciences
Speicher im PC: Arbeitsspeicher
Realisiert als DRAM (Dynamic Random Access Memory).Die Speicherzellen haben die Länge 8 bit = 1 byte.Sie sind ab 0 durchlaufend adressiert.Die CPU hat unmittelbaren Zugang zu diesem Speicher.Zweck: Der Arbeitsspeicher enthält alle Programmtexte und Daten, auf die von der CPU direkt zugegriffen wird.Größenordnung: bis zu 1 Gigabyte (GB), in PC‘s meist 256 Megabyte (MB) oder 512 Megabyte (MB) .
Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/04 24
FachhochschuleDortmundUniversity of Applied Sciences
Speicher im PC: Speichergrößen
Die Speichergröße wird angegeben in Vielfachen von 210 = 1024.
Grund: Die Adressen im Computer sind Dualzahlen. „Runde Zahlen“ (Zahlen mit vielen 0‘en rechts) sind im Dualsystem Vielfache von 1024.1024 = Kilo; 10242 = Mega; 10243 = Giga; 10244 = Tera
Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/04 25
FachhochschuleDortmundUniversity of Applied Sciences
Anerkannte Einheiten:
Byte KB MB GB
1 Byte 1
1 Kilobyte 1.024 1
1 Megabyte 1.048.576 1.024 1
1 Gigabyte 1.073.741.824 1.048.576 1.024 1
1 Terabyte 1 Billion 1.073.741.824 1.048.5761.024
1 Petabyte 1 Billiarde 1 Billion 1.073.741.8241.048.576
Speicher im PC: Speichergrößen
Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/04 26
FachhochschuleDortmundUniversity of Applied Sciences
Speicher im PC: Externe Speicher
Externe Speicher halten die Daten und Programme persistent (=dauerhaft) -im Gegensatz zu den internen Speichern, die, abgesehen von wenigen Ausnahmen, nicht persistent abspeichern. Technologie: Festplatten, Disketten, Bandlaufwerke: magnetische SchichtenCD, DVD: optischKennzeichnung: hohe Speicherkapazität, Kosten/Byte niedrig.
Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/04 27
FachhochschuleDortmundUniversity of Applied Sciences
Datenkonsistenz (-stimmigkeit)
Arbeitet man mit einer Speicherhierachie, so muss man darauf achten, dass die Daten stimmig bleiben.
Beispiel: Die Hausnummer einer Adresse in einer Adressdatei soll von einem Programm geändert werden. Die Hausnummer wird aus der Datei in den Arbeitsspeicher gelesen, dann per Instruktion über L2 und L1 in einem Register gespeichert und dort geändert und in den Arbeitsspeicher zurückgeschrieben. Tatsächlich landet der neue Wert erst einmal im L1 und/oder L2.
Es gibt für die Cache-Speicher zwei Strategien: write thru(direktes Schreiben in den Hauptspeicher) und write back(späteres Schreiben in den Hauptspeicher).
Einf. in die Wirtschaftsinformatik 1- DV-Infrastruktur WS03/04 28
FachhochschuleDortmundUniversity of Applied Sciences
Datenkonsistenz (-stimmigkeit)
Man hat in den verschiedenen Speichern ein Orginal und mehrere oft nicht aktuelle Kopien. Es muss dafür gesorgt werden, dass am Ende das Orginal persistent in der Datei steht.
Write back kann die Datenkonsistenz gefährden, z.B. bei einem Programm- oder Rechnerabsturz.
Wer ist verantwortlich?Datei<-->Arbeitsspeicher<-->Register muss vom Programmierer veranlasst werden, L1,L2 sind für den Programmierer unsichtbar.
Recommended