Da Christopher Laske

Embed Size (px)

Citation preview

FRIEDRICH-ALEXANDER-UNIVERSITT ERLANGEN-NRNBERG

Prof. Dr.-Ing. D. Seitzer Lehrstuhl fr Technische Elektronik

Fraunhofer Gesellschaft, Institut fr Integrierte Schaltungen Abteilung Informationselektronik

DIPLOMARBEIT Entwurf und Aufbau eines DECT Sende-Empfngers

Bearbeiter:

Christopher Laske

Betreuer: Dipl.-Ing. Rainer Perthold FhG, Institut fr Integrierte Schaltungen Beginn: Abgabe: 30.9.1995 30.3.1996

Inhaltsverzeichnis1 Einfhrung 2 Der DECT-Standard2.1 Trger und Modulation 2.2 Zeitstruktur 2.3 Zusammenfassung

4 66 7 10

3 Konzept3.1 berblick 3.2 Empfnger3.2.1 Zwischenfrequenzen 3.2.2 Integrierte Bausteine 3.2.2.1 Erste Mischstufe 3.2.2.2 Antennenumschalter 3.2.2.3 Zweite Mischstufe/Demodulator 3.2.3 Filterbausteine 3.2.3.1 Vorselektion 3.2.3.2 SAW-Filter 3.2.4 ZF-Verstrker 3.2.5 Zusammenfassung 3.2.5.1 Gewinn 3.2.5.2 Rauschen

1111 1414 15 15 15 16 18 18 19 19 21 21 22

3.3 Frequenz-Synthesizer3.3.1 Grundlagen 3.3.1.1 Phasenvergleicher 3.3.1.2 Schleifenfilter 3.3.2 PLL-IC 3.3.2.1 Funktionsweise 3.3.2.2 Steuerung 3.3.2.3 Allgemeine Daten 3.3.3 Quarzreferenz 3.3.4 VCO 3.3.4.1 Schaltung 3.3.4.2 Resonator-Simulation 3.3.4.3 Kommerzieller VCO 3.3.5 Schleifenfilter 3.3.5.1 Vorberlegungen 3.3.5.2 Schaltbare Filter 3.3.5.3 Simulation

2424 25 26 28 29 30 33 34 34 35 35 37 38 38 39 41

1

Inhaltsverzeichnis3.3.5.4 Zusammenfassung 3.3.6 Hilfsschleife 3.3.6.1 VCO 3.3.6.2 Schleifenfilter 46 46 46 47

3.4 Controller3.4.1 Aufgaben 3.4.2 Zeitlicher Ablauf 3.4.3 Software 3.4.3.1 Struktur 3.4.3.2 Serielle Schnittstelle 3.4.4 Schnittstelle nach auen

4848 49 50 50 52 52

3.5 Sendeendstufe

53

4 Hardware4.1 VCO4.1.1 Aufbau 4.1.2 Ergebnisse 4.1.3 Folgerungen

545454 55 58

4.2 Controller-Platine 4.3 Frequenz-Synthesizer4.3.1 VCO 4.3.2 Phasenregelschleife 4.3.2.1 Spektrum 4.3.2.2 Einschwingverhalten 4.3.2.3 Modulation 4.3.3 Zusammenfassung

59 6060 63 64 65 67 70

4.4 Air Interface4.4.1 Einzelne Komponenten 4.4.1.1 LNA/Mischer 4.4.1.2 ZF-Verstrker 4.4.1.3 VCO fr 2. LO-Frequenz 4.4.1.4 Synthesizer 4.4.2 System 4.4.2.1 Pegelverlauf 4.4.2.2 RSSI 4.4.2.3 Demodulation 4.4.3 Zusammenfassung

7171 71 73 75 77 78 78 79 80 83

2

Inhaltsverzeichnis5 Schlubemerkung 6 Anhang6.1 Abkrzungen 6.2 Abbildungsverzeichnis 6.3 Tabellenverzeichnis 6.4 Literaturverzeichnis6.4.1 Bcher, Studien-/Diplomarbeiten 6.4.2 Artikel 6.4.3 Handbcher

84 8585 87 89 9090 91 91

6.5 Schaltplne6.5.1 Controller 6.5.2 Synthesizer 6.5.3 Air Interface

9292 93 95

6.6 Layout6.6.1 Controller 6.6.2 Synthesizer 6.6.3 Air Interface

100100 101 103

6.7 Software6.7.1 Deklarationsteil 6.7.2 Programmteil

105105 108

3

DECT Air Interface

Einfhrung

1

Einfhrung

Bei der Entwicklung von modernen drahtlosen bertragungssystemen steht vielfach nicht mehr das technisch Machbare im Vordergrund, sondern der Standard, auf dessen Spezikationen das System aufbauen soll. Dieses Aufsetzen auf bestehenden Normen kann aus vielen Grnden sinnvoller sein als das Entwickeln mageschneiderter Einzellsungen. Kompatibilitt, wie z.B. bei GSM (Global System for Mobile Communication), ist einer der wichtigsten Punkte. Das Festlegen solcher Standards spielt deshalb eine groe Rolle fr die System-Entwicklung: Zunchst mu der Standard exisieren, dann erst kann die Entwicklung einsetzen. Dies kann so weit gehen, da zum Zeitpunkt der Standardisierung die technische Realisierbarkeit noch nicht gewhrleistet ist - wenn sie auch schon absehbar sein sollte. So gibt es im Augenblick beispielsweise noch kein kommerzielles System zu einem marktfhigen Preis, das den DECT-Standard voll ausntzen kann. DECT - Digital European Cordless Telecommunications - wurde 1992 von ETSI (European Telecommunications Standards Institute) festgelegt und als europische Norm eingefhrt. Zunchst wurde dieser Standard bei schnurlosen Telefonen im privaten Haushalt genutzt, doch lt er sehr viel Raum fr weitere Anwendungen. So erlaubt er den Aufbau zellularer Netze und Datenbertragung mit variablen Datenraten. Ein Vergleich mit GSM zeichnet ein gutes Bild der Mglichkeiten und Grenzen von DECT: Das Codieren bzw. Scrambeln der digitalen Daten und die bertragung im TDMA-Verfahren stellen in beiden Systemen sicher, da die Forderungen an ein modernes Telekommunikationssystem hinsichtlich Datensicherheit und Bandbreitenausnutzung erfllt werden knnen. Die Verbindung zwischen den mobilen Gerten wird bei DECT, wie bei GSM, durch untereinander vernetzte Basistationen hergestellt. Diese versorgen jeweils eine rumliche Zelle und knnen den Zugang zum ffentlichen Netz herstellen. Ein Unterschied zwischen den beiden Systemen ist die Gre der Zellen. Bei DECT ist eine typische Zelle mit etwa 50 Meter Radius sehr viel kleiner als bei GSM. Anwendungen fr solche kleinen Bereiche sind beispielsweise schnurlose Nebenstellenanlagen. Eine Forderung an eine DECT-Basisstation, die sich aus solchen Anwendungen ergeben hat, ist die Fhigkeit, mglichst viele Teilnehmer gleichzeitig bedienen zu knnen. Hier betrgt der Wert maximal 120 Gesprche pro Basisstation, womit sich eine Dichte von ber 50000 Teilnehmern pro Quadratkilometer erreichen lt. Da sich das System selbst konguriert, entfllt eine detaillierte Frequenzplanung, wie sie bei GSM erforderlich ist. Die Nutzung einer SIM-Karte (Subscriber Identity Module) ist bei DECT nicht vorgesehen. Damit entfllt eine Reihe der Mglichkeiten, die dieses System bei GSM bietet. Das betrifft etwa die Abrechnung von Kosten oder das Nutzen verschiedener Gerte mit einer persnlichen Rufnummer. Dafr braucht man, anders als bei GSM, zum Betrieb eines DECT-Gertes oder eines ganzen DECT-Netzes keine gesonderte Lizenz. Ein weiteres Merkmal von DECT ist die maximale Datenrate von 520 kBit/sek im Duplex-Betrieb, die grer als die von GSM ist. Dagegen liegt das bertragungsband von

4

DECT Air Interface

Einfhrung

DECT hher als bei GSM, und die maximal zulssige abgestrahlte Leistung ist mit 250 mW kleiner. Beides zusammen fhrt zu der vergleichsweise geringen Reichweite, die die Gre der Zellen bestimmt. Die hohen bertragungsraten machen DECT sehr interessant fr reine Datenanwendungen, wie Telemetrie ber kurze Entfernungen oder wireless LAN. Auch bei festen Standorten der Datenstationen, beispielsweise auf einem Industriegelnde, hat drahtlose bertragung Vorteile gegenber festverlegten Leitungen: die Flexibilitt ist sehr viel hher, und die Installierungskosten knnen bereits gnstiger sein. Durch die technische Entwicklung ist zu erwarten, da die Kosten auf diesem Gebiet weiter sinken werden. Damit solche Systeme effektiv sind, sollten sie mit der hchsten Datenrate arbeiten, die DECT erlaubt. Dafr sind sehr schnelle Frequenzwechsel ntig, die hohe Anforderungen an ein Air Interface stellen. Das Air Interface ist der Teil eines DECT-Endgertes, der den Datenstrom einem hochfrequenten Trger aufmoduliert und ber die Antenne bertrgt, bzw. empfangene Signale demoduliert und an die Basisbandverarbeitung weitergibt. Wie bereits erwhnt existiert im Augenblick noch kein marktfhiges System, das die volle DECT-Datenrate nutzen kann. In dieser Diplomarbeit sollte ein Air Interface entwickelt werden, mit dem dies mglich ist. Das bedeutete vor allem die Entwicklung eines schnellen Frequenz-Synthesizers. Mit einem neuen Konzept zum Umschalten der Bandbreite einer Phasenregelschleife konnten die geforderten kurzen Einschwingzeiten erreicht werden. Ein einfaches Empfngerkonzept, das die DECT-Spezikation erfllt, wurde ebenfalls im Rahmen dieser Arbeit erstellt und in eine Hardware umgesetzt. Damit ist der erste Schritt bei der Enwicklung eines universellen DECT Air Interface getan. Um die Entwicklung abzuschlieen, sind nur noch wenige Arbeiten erforderlich, die wegen der zeitlichen Begrenzung der Diplomarbeit nicht mehr durchgefhrt werden konnten. Ein wichtiger Punkt dabei sind beispielsweise die ueren Abmessungen, die noch verringert werden mssen. Die vorliegende Ausarbeitung gliedert sich in zwei groe Teile. Der eine beschreibt die Konzeptionierung des Air Interface und seiner Komponenten, wie sie anhand der Datenbltter und Simulationen vorgenommen wurde. Der zweite Abschnitt beschftigt sich dann mit der konkret aufgebauten Hardware und den erhaltenen Resultaten. Ein kurzer Abschnitt ber den DECT-Standard selbst ist diesen beiden Teilen vorangestellt.

5

DECT Air Interface

Der DECT-Standard

2.1 Trger und Modulation

2

Der DECT-Standard

Anders als beim GSM-Standard, der eine komplette Spezikation des gesamten Netzes darstellt, deniert DECT die Schnittstelle zwischen einer Basisstation und einem schnurlosen Terminal. Dadurch ist DECT offen fr ein sehr breites Feld von Anwendungen. Bestimmte Normen werden auch direkt untersttzt, wie beispielsweise ISDN, Fax, oder X.25 Datenbertragung. Diese Arbeit sttzt sich auf den physical layer von DECT, der die Spezikation der Frequenz- und Zeitstruktur enthlt (/21/). Die wichtigsten Punkte werden im Folgenden kurz dargestellt.

2.1 Trger und ModulationDECT arbeitet in einem Frequenzband zwischen 1880 und 1900 MHz. In diesem Band sind im Abstand von 1728 kHz 10 Trgerfrequenzen deniert. Bei 1897,344 MHz liegt dabei der hchste Trger, bei 1881,792 MHz der niedrigste. Als Modulation wird GFSK (Gaussian Frequency Shift Keying) benutzt: das rechteckfrmige Datensignal wird gaufrmig geltert, und damit wird ein Trger mit 288 kHz Spitzenhub frequenzmoduliert. Ein Frequenzversatz nach unten entspricht einer logischen Null, ein Versatz nach oben einer logischen Eins. Die Filterung eines Datensignals mit echter Gau-Charakteristik ist recht aufwendig. Deshalb wird bei DECT-Anwendungen meist eine einfache Tiefpalterung eingesetzt, die eine hnliche Charakteristik erzeugt. Die absolute Frequenzgenauigkeit der Trger ist mit 50 kHz speziziert, und die Frequenz darf sich whrend des Sendens hchstens mit 13 kHz/msek verndern. Die Leistung eines Trgers soll dabei maximal um 1 dB um die sog. Normal Transmitted Power (NTP) schwanken. Die NTP wird am Antennenausgang gemessen und mu kleiner als 250 mW (ca. 24 dBm) sein. Der Antennengewinn sollte im Normalfall nicht mehr als 12 dB betragen. Wird eine integrierte Antenne benutzt, so darf die EIRP (Effective Isotropic Radiated Power) nicht grer als 250 mW sein. Fr den Modulationshub F sind als Grenzen 70% bzw. 140% des Nominalwertes einzuhalten. Das bedeutet, F mu mindestens 202 kHz betragen und darf hchstens 403 kHz erreichen. Fr die Empfngerempndlichkeit fordert DECT bei einer Bitfehlerrate von 0,001 - 83 dBm oder besser. Auerdem mu die Strke empfangener Signale in einem Bereich zwischen - 93 und - 33 dBm gemessen und ber ein RSSI-Signal (Radio Signal Strength Indicator) an die Basisbandverarbeitung ausgegeben werden. Diese Messung soll auf 6 dB genau sein.

6

DECT Air Interface

Der DECT-Standard

2.2 Zeitstruktur

2.2 ZeitstrukturDECT deniert eine regelmige Rahmenstruktur, in der jeder Rahmen oder frame 11520 Bits enthlt. Die Datenrate betrgt 1152 kBit/sek, und ein frame ist 10 msek lang. Jeder Rahmen ist in 24 Zeitschlitze eingeteilt, sog. full-slots. Eine Aufteilung in half-slots oder double-slots ist ebenfalls mglich. Normalerweise sollen die ersten 12 full-slots fr Sendungen von der Basisstation, die als RFP (Radio Fixed Part) bezeichnet wird, benutzt werden. Die anderen 12 Zeitschlitze stehen dann einem mobilen Terminal (PP, Portable Part) fr Sendungen zur Basistation zur Verfgung. Das bedeutet, da fr eine einfache Duplex-Verbindung mit einem PP normalerweise mindestens zwei full-slots reserviert werden mssen.

RFP sendet full full full full slot slot slot slot 23 0 2 1

PP sendet full full full full slot slot slot slot 11 12 13 14 full full slot slot 23 0

...

...

1 frame, 11520 Bit, 10 msek full slot 480 Bit half slot 240 Bit half slot 240 Bit half slot 240 Bit full slot 480 Bit half slot 240 Bit

double slot 960 BitAbbildung 2.2-1: DECT Zeitstruktur

Fr die bertragung von Daten mit variablen Datenraten sind physical packets deniert. Sie werden als P00, P32, P08j und P80 bezeichnet und besitzen unterschiedliche Kapazitt, die von 96 Bit (P00) bis 900 Bit (P80) reicht. Jedes dieser packets ist aufgeteilt in ein Synchronisationsfeld S und ein Datenfeld D. Auer an P00 kann an jedes packet noch ein Z-Feld angehngt werden. Es enthlt die letzten vier Bit des D-Feldes und kann dazu benutzt werden, bestimmte Fehler beim Empfangen zu erkennen. Das S-Feld besteht aus den ersten 32 Bit eines packets. Die Bitfolge ist genau vorgeschrieben, und ein PP benutzt genau die Inverse der Folge, die fr ein RFP vorgesehen ist. Das D-Feld besteht aus den brigen Bits des packets und enthlt die zu bertragenden Daten. Der Anfang der packets mu immer mit dem Beginn eines full-slots zusammenfallen. Fr das

7

DECT Air Interface

Der DECT-Standard

2.2 Zeitstruktur

P80 gilt auerdem, da es immer mit einem geradzahligen full-slot beginnt. Die Ausnahme ist P08j. Dieses packet kann in jedem half-slot liegen und ist damit nicht an die full-slot Grenzen gebunden. Es ist auerdem um j Bits erweiterbar, doch ist das weiteren Spezikationen vorbehalten. Hier gilt j = 0. full slot

P00Bit 0

S-Feld 31

D-Feld 95 479

full slot

P32Bit 0

S-Feld 31

D-Feld 419 479

full slot half slot half slot S-Feld 179+j 240 271 D-Feld 418+j 479

P08jBit 0

S-Feld 31

D-Feld

P80double slot S-Feld Bit 0 31 D-Feld 899 959

Abbildung 2.2-2: DECT Datenpakete

Eine wichtige Gre der Zeitstruktur ist die sog. guard time tg. Das ist die Zeitspanne, die zwischen dem Ende eines physical packets und dem Beginn des nchsten slots liegt und das guard interval bildet. Im full slot - Betrieb ist das die Zeit, die fr Frequenzwechsel zur Verfgung steht. Full slot heit in diesem Zusammenhang, da alle slots eines Rahmens ausgentzt werden, so da keine ungenutzten Zeitschlitze fr Frequenzwechsel zur Verfgung stehen. Ob der Rahmen dabei in full-, half- oder double-slots nach Abbildung 2.2-2 gegliedert ist,

8

DECT Air Interface

Der DECT-Standard

2.2 Zeitstruktur

spielt keine Rolle. Bercksichtigt man den Fall, da das Z-Feld an die physical packets angehngt wird, liegen im guard interval im schlimmsten Fall nur 56 Bits. Bei der Rate von 1152 kBit/sek bedeutet das eine minimale guard time von 48,6 sek. Fr die Entwicklung eines Air Interface ist auch die kleinste auftretende Modulationsfrequenz von Bedeutung. Der Standard macht dazu allerdings keine direkte Aussage. Was speziziert ist, ist eine DSV (Digital Sum Variation), die betragsmig nicht grer als 64 sein soll. Zur Ermittlung der DSV wird jedes Bit vom Beginn der bertragung an aufaddiert, wobei einer logischen Eins der Wert +1, einer logischen Null der Wert -1 zugewiesen wird. Die DSV stellt damit ein Ma fr den DC-Anteil einer digitalen bertragung dar. Bei DECT soll gelten:

i = 0 bin

64

(Gleichung 2.2-1)

fr alle n zwischen 64 und 959 (maximal mgliche Lnge eines physical packets). Der Wert von bi ist der zugewiesene Wert des Bits i, und b i [ 1,1] . Wenn also die Summe ber alle bi bis zu einem bestimmten n gerade + 64 betrgt, drfen auf das Bit n 128 Nullen folgen, ohne da die Bedingung 2.2-1 verletzt ist. Die lngste mgliche ununterbrochene Folge von Nullen (oder Einsen) ist damit 128. Eine solche Folge kann man als die halbe Periode der kleinsten Modulationsfrequenz betrachten. Das bedeutet: 128Bit 1 -- T mod ----------------------------------- 111sek 1152kBit sek 2 und f mod 4, 5kHz .(Gleichung 2.2-3) (Gleichung 2.2-2)

9

DECT Air Interface

Der DECT-Standard

2.3 Zusammenfassung

2.3 Zusammenfassung

nominal f c = f 0 ( c 1728kHz ) Trgerfrequenzen fc f0 = 1897,344 MHz c = 0 .. 9 Pout = NTP < 250 mW GFSK, F = 288 kHz - 83 dBm - 93 .. - 33 dBm 1152 kBit/sek 10 msek 24 48,6 sek 4,5 kHzTabelle 2.3-1: DECT Spezikation

Genauigkeit f = fc 50 kHz f 13 kHz/msec NTP 1 dB 202 kHz < F < 403 kHz

Leistung Modulation Empfngerempndlichkeit RSSI bertragungsrate Rahmenlnge Slots pro Rahmen guard time kleinste Modulationsfrequenz

6 dB

10

DECT Air Interface

Konzept

3.1 berblick

3 Konzept3.1 berblickEin DECT-Endgert gliedert sich zunchst in die Basisbandverarbeitung und das Air Interface. Die Basisbandverarbeitung erzeugt und verarbeitet die Datenstrme, die gesendet bzw. empfangen werden, und bernimmt alle Steuer- und Synchronisationsaufgaben. Das Air Interface erzeugt die hochfrequenten Trger und sorgt fr Modulation bzw. Demodulation.

Steuerung

Demodulation Frequenz-Generation Modulation Air Interface Daten

Decodierung/ Codierung Synchronisation Kanalwahl ... Basisbandverarbeitung

Abbildung 3.1-1: DECT Endgert

Die wichtigsten Eckdaten des Air Interface ergeben sich aus dem DECT-Standard (Kapitel 2): Abwechselndes Senden und Empfangen auf den 10 DECT-Frequenzen mit breitbandiger FSK-Modulation und -Demodulation Ausgangsleistung mglichst 250 mW, eventuell mit Leistungsregelung Umschaltdauer fr Frequenzwechsel kleiner als die guard time Empfngerempndlichkeit am Eingang besser als - 83 dBm Messen von Signalen im Bereich -93 bis -33 dBm Da der Markt fr DECT-Gerte sehr kostenkritisch ist, ergibt sich eine weitere Forderung an das Air Interface: Modulation durch direkte Einkopplung des Datensignals in den Frequenzsynthesizer Kann der Frequenzsynthesizer nicht direkt moduliert werden, so ist zustzlicher Aufwand, beispielsweise in Form eines I-Q-Modulators, notwendig. Dieser Aufwand ist fr ein marktfhiges Produkt zu hoch. Der entscheidende Punkt ist das Einhalten der guard time. Man bentigt dazu einen Frequenzsynthesizer mit einer schnellen Phasenregelschleife, der die Frequenzwechsel schnell genug durchfhren kann. Auerdem mu er direkt modulierbar sein. Dies sind gegenstzliche Forderungen, die in Kapitel 3.3 nher betrachtet werden. Steht ein Synthesizer zur Verfgung, der

11

DECT Air Interface

Konzept

3.1 berblick

die Vorgaben erfllt, lt sich das Air Interface ohne weitere grundstzliche Schwierigkeiten als Sende-Empfnger (Transceiver) realisieren. Der Empfngerzug wird nach dem Heterodyn-Prinzip aufgebaut. Dazu gibt es eine ganze Reihe von integrierten Bauteilen auf dem Markt, beispielsweise Mischer und Demodulatoren. Sie erlauben ein einfaches Design und sind zum Teil bereits fr DECT-Anwendungen ausgelegt. Fr den Sender ist nur noch eine Endstufe notwendig, die das modulierte Signal des Synthesizers auf den Ausgangspegel verstrkt.

Vorselektion

LNA

ZFVerst.

SAW-Filter

ZF-Filter

ZFVerst.

~ ~ ~1. LO

~ ~ ~2. LO

~ ~ ~

FrequenzSynthesizer PA

Demodulator

Quarz-Referenz Modulation Daten

Abbildung 3.1-2: Blockschaltbild Sende-Empfnger

Nach Vorselektion und Vorverstrkung wird das empfangene Signal auf die erste Zwischenfrequenz (ZF) herabgemischt. Der gewnschte Trger mu dann von einem Bandpa herausgeltert werden, wofr ein Filter in SAW-Technik verwendet wird. Zur Kompensation der Einfgungsdmpfung des Filters ist ein ZF-Verstrker vorgesehen. Dann folgt die Abmischung auf die zweite Zwischenfrequenz und eine weitere einfache Filterung. Schlielich wird das Signal noch einmal verstrkt und demoduliert. Der Frequenzsynthesizer erzeugt dabei die beiden LO-Frequenzen und das modulierte Ausgangssignal. Zum Senden braucht dieses Signal nur noch verstrkt werden.

12

DECT Air Interface

Konzept

3.1 berblick

Neben der Sendeendstufe sind noch eine quarzstabile Referenz vorhanden, auf die sich der Frequenzsynthesizer absttzen kann, und Schalter fr den Wechsel zwischen Senden und Empfangen. Gesteuert werden die Baugruppen des Transceivers von einem Mikrocontroller. Er bernimmt beispielsweise die Kontrolle der Antennenumschalter und das Auslsen von power-down-Zustnden. Auerdem bildet er die Schnittstelle nach auen, ber die die Anweisungen der Basisbandverarbeitung kommen. Um in der Entwicklungsphase des Air Interface mglichst exibel zu bleiben, wurde die Hardware auf gefrsten Platinen aufgebaut, die am Institut kurzfristig hergestellt werden knnen. Die letztlich geforderten physikalischen Abmessungen von 90 x 30 x 60 mm, die durch die Platzverhltnisse in einem hand held vorgegeben sind, lassen sich damit allerdings nicht erreichen. Dazu wird es erforderlich sein, zwei Multi-Layer-Platinen, die extern zu beschaffen sind, bereinander zu setzen. Auch bei der Betriebsspannung, die 3 V betragen soll, wurde fr einige Bauteile noch 5 V zur Verfgung gestellt.

13

DECT Air Interface

Konzept

3.2 Empfnger

3.2 Empfnger3.2.1 ZwischenfrequenzenDie Auswahl des Heterodyn-Empfangsverfahrens richtete sich nach der Einfachheit der Realisierung. Es existieren mittlerweile zwar auch Chipstze fr Zero-IF-Empfnger, bei denen das Empfangssignal direkt in das Basisband abgemischt wird. Ihre Anwendung wurde jedoch verworfen, da es auf diesem Gebiet noch nicht so umfassende Erfahrung gibt, auf die zurckgegriffen werden knnte. Das Heterodyn-Konzept dagegen ist erprobt und lt sich mit den erhltlichen Chipstzen mehr oder weniger im plug and play-Verfahren aufbauen. Damit ergibt sich die Empfnger-Struktur, die schon in Bild 3.1-2 dargestellt ist. Sie wird im wesentlichen durch die eingesetzten integrierten Bausteine bestimmt. Beim weiteren Konzeptionieren des Empfngers stellt sich die Frage nach der Gre der Zwischenfrequenzen. Die erste ZF wird dabei vor allem dadurch bestimmt, ob ein geeignetes Filter zur Unterdrckung der Spiegelfrequenzen und zum Selektieren des gewnschten Trgers erhltlich ist. RF Monolithics bietet ein speziell fr DECT entwickeltes SAW-Filter an, das die ntige Bandbreite besitzt und beschafft werden konnte. Seine Mittenfrequenz, und damit auch die erste Zwischenfrequenz des Empfngers, liegt bei 110,592 MHz. Dieser Wert ist ein ganzzahliges Vielfaches des DECT-Frequenzrasters von 1,728 MHz. Da der Frequenzsynthesizer mit diesem Raster arbeitet, mssen die LO-Frequenzen, und damit auch die Zwischenfrequenzen, in dieses Raster fallen. Bei der Wahl der zweiten ZF ist das Filter kein kritischer Punkt mehr. Man kann sich nach dem Demodulator-IC richten, das in diesem Fall fr einen Bereich um 10 MHz ausgelegt ist. Als zweite ZF wird also 10,368 MHz gewhlt, ebenfalls ein Vielfaches des DECT-Rasters.

RF k fR

1. ZF 110,592 MHz 1. LO 2. LO

2. ZF 10,368 MHz

( k f R ) 110, 592MHz

120,960 MHz

Rasterfrequenz fR = 1,728 MHz k = 1089 .. 1098

Abbildung 3.2-1: Frequenzstruktur

14

DECT Air Interface

Konzept

3.2 Empfnger

3.2.2 Integrierte Bausteine3.2.2.1 Erste Mischstufe Im Augenblick ist die Auswahl an kommerziellen aktiven Mischern im 2-GHz-Bereich noch recht eingeschrnkt. Bei Motorola gibt es ein geeignetes IC, das auch in geringen Stckzahlen zu beziehen ist, und das neben dem Mischer einen rauscharmen Verstrker (LNA) enthlt. Trotz der relativ hohen Rauschzahl kann er als Vorverstrker eingesetzt werden, da der Einsatz von aktiven Mischstufen dazu fhrt, da die Gesamtrauschzahl relativ gro wird. Auch durch einen besseren Vorverstrker kann sie nur noch wenig verbessert werden. 1,8 GHz-Mischer (Motorola) Typenbezeichnung Versorgungsspannung Stromverbrauch im Betrieb Stromverbrauch im power-down Zustand LNA Gewinn Rauschzahl IP3 (am Eingang) Mischer Eingangsfrequenz LO-Frequenz ZF-Frequenz Konversionsgewinn Rauschzahl 1dB-Kompressionspunkt (am Ausgang) IP3 (am Eingang)Tabelle 3.2-1: Mischer MRFIC 1804

MRFIC 1804 2,7 .. 3,3 V < 10 mA < 0,5 mA

14 dB 2,3 dB - 11 dBm

1,8 .. 1,925 GHz 1,5 .. 1,9 GHz 70 .. 325 MHz 4 dB 13 dB - 4 dBm 0,9 dBm

ber den 1dB-Kompressionspunkt des LNA macht das Datenblatt keine eindeutige Aussage. Man kann jedoch davon ausgehen, da er hoch genug liegt, um keine Rolle mehr zu spielen, wenn der 1dB-Kompressionspunkt des Mischers angemessen bercksichtigt wird. 3.2.2.2 Antennenumschalter Aus der gleichen Reihe wie der Mischer ist von Motorola ein Antennenumschalter erhltlich. Da die Eigenschaften solcher Schalter von verschiedenen Herstellern vergleichbar sind, wird hier ebenfalls der Motorola-Typ eingesetzt.

15

DECT Air Interface

Konzept

3.2 Empfnger

Antennenschalter (Motorola) Typenbezeichnung MRFIC 1801 CTRL Schaltbild ANT TX Versorgungsspannung Stromverbrauch im Betrieb Frequenzbereich maximale Eingangsleistung Einfgungsdmpfung Isolationsdmpfung, TX zu RX Isolationsdmpfung, ANT zu TXTabelle 3.2-2: Antennenumschalter MRFIC 1801

RX

2,7 .. 5,5 V 0,3 mA 1,5 .. 2,5 GHz 33 dBm 0,8 dB 22 dB 18 dB

3.2.2.3 Zweite Mischstufe/Demodulator Fr die zweite Mischstufe existieren verschiedene ICs auf dem Markt, die eingesetzt werden knnen. Hier wird der Philips-Baustein SA636 bevorzugt. Er integriert ein komplettes System zur Abmischung und FM-Demodulation der ersten ZF und stellt einen RSSI-Ausgang und einen integrierten Transistor fr den LO zur Verfgung. Damit ist die letzte Stufe des Empfngers einfach realisierbar. Zudem sind Philips-ICs auch kurzfristig und in kleinen Stckzahlen zu beschaffen.

~ ~ ~Verstrker SA636 Mischer 1. ZF 2. LO

~ ~ ~Limiter RSSI

90

QuadraturDemodulator RSSI-Ausgang Daten

Abbildung 3.2-2: Mischer/Demodulator SA636 (Philips)

16

DECT Air Interface

Konzept

3.2 Empfnger

An uerer Beschaltung erfordert das IC vor allem Bandpalter fr die zweite ZF. Dafr knnen einfache und diskret aufgebaute LC-Kreise eingesetzt werden, die den Anforderungen bei breitbandigen Signalen gengen. Auerdem ist eine Schaltung erforderlich, die das Ausgangssignal des Limiters um 90o phasenverschiebt. Mit dem Quadratur-Mischer ist dann eine FM-Demodulation mglich (siehe /7/). FM-IF-System (Philips) Typenbezeichnung Versorgungsspannung Stromverbrauch im Betrieb Stromverbrauch im power-down Zustand Mischer (Kennwerte fr die aktuelle Anwendung) Eingangsfrequenz LO-Frequenz ZF-Frequenz Konversionsgewinn Rauschzahl IP3 (am Eingang) Verstrker / Limiter Gewinn Verstrker Gewinn Limiter - 3dB Limiter-Schwelle (inkl. Verstrker) Ausgang Daten-Level (Effektiv-Wert) 3dB Daten-Bandbreite RSSI-Bereich RSSI-Genauigkeit RSSI-Level (- 10 dBm Eingangsleistung am Mischer)Tabelle 3.2-3: Mischer/Demodulator SA636

SA636 2,7 .. 5,5V < 7,5mA < 0,5 mA

110,592 MHz 120,960 MHz 10,368 MHz 13 dB 12 dB - 15 dBm

38 dB 54 dB - 105 dBm

130 mV 700 kHz 90 dB 1 5 dB , 1,4 V

Als Bandpalter werden einfache L-C-Parallelschwingkreise eingesetzt. Sie besitzen eine sehr geringe Gte und brauchen deshalb nicht abgeglichen zu werden. Als Induktivitten werden trotzdem abgleichbare Spulen verwendet. Sie haben den Vorteil, da sie in einem Gehuse geschirmt sind und damit weniger Einstrahlungsprobleme verursachen. Die folgenden Abbildungen zeigen die Dimensionierung und den S21-Verlauf eines solchen

17

DECT Air Interface

Konzept

3.2 Empfnger

Filters. Dieser Verlauf wurde mit der Software MDS (Microwave Design System) von Hewlett-Packard simuliert. Die entsprechenden Ein- und Ausgnge des IC besitzen eine Impedanz von 330 und sind mit Zweitoren nachgebildet.CMP202 C CMP203 C

C=68 pF L=680 nH C=330 pF

C=68 pF

CMP195 L CMP133 PORT_SPAR

CMP206 C CMP205 PORT_SPAR

PORTNUM=1 R=330.0 OH JX=0.0 OH

PORTNUM=2 R=330.0 OH JX=0.0 OH

AGROUND AGROUND

AGROUND AGROUND

Abbildung 3.2-3: Filter fr zweite ZF

5.0 B

M1

dB(s[2,1])

-15.0

M1 M1=-9.1048E-06 I1=9.9549E+06 I2= 5.0 MHz freq

B1

15.0 MHz B

Abbildung 3.2-4: S21 ZF-Filter

Damit der logarithmische RSSI-Ausgang mglichst linear bleibt, sollte zwischen dem Ausgang des Verstrkers und dem Eingang des Limiters eine Dmpfung von 6 dB bestehen. Dies wird durch einen Widerstand erreicht, der parallel zu dem LC-Filter auf Masse gelegt ist.

3.2.3 Filterbausteine3.2.3.1 Vorselektion Zur Vorselektion ist ein Filter erforderlich, das eine mglichst geringe Einfgungsdmpfung besitzt, da diese sich deutlich auf die Gesamtrauschzahl des Systems auswirkt. Gleichzeitig sollte aber die Spiegelfrequenzdmpfung so hoch sein, da sich der Einsatz eines Preselectors

18

DECT Air Interface

Konzept

3.2 Empfnger

auch lohnt. Er dient vor allem zur Verbesserung der Intermodulationseigenschaften des Empfngers. Leider stellte sich heraus, da das Beschaffen eines geeigneten Filters recht schwierig ist. Die Firma Siemens stellte ein Filter in Aussicht, doch war es bis zu diesem Zeitpunkt noch nicht verfgbar. Im Empfnger-Konzept ist deshalb ein keramisches Filter von Trans-Tech vorgesehen, dessen Spezikation bekannt ist, das zur Zeit aber ebenfalls nicht verfgbar ist. Welches Bauteil letztendlich eingesetzt werden wird, kann erst dann entschieden werden, wenn geklrt ist, welche Typen tatschlich zu beschaffen sind. Vorselektionslter (Trans-Tech) Typenbezeichnung Mittenfrequenz Einfgungsdmpfung Bandbreite Dmpfung im Abstand 200 MHzTabelle 3.2-4: Vorselektionslter fr DECT

TT4P3-1890F-2230 1890 MHz 3 dB 11 MHz > 50 dB

Da sich ein Empfnger auch ohne eine Vorselektion aufbauen lt, wird man aus Kostengrnden vielleicht ganz auf sie verzichten. Dann mu aber geklrt werden, inwieweit der Empfnger die geforderte Spezikation noch erfllen kann. 3.2.3.2 SAW-Filter Als Bandpa nach der ersten Mischstufe wird ein SAW-Filter von RF Monolithics eingesetzt. Es besitzt eine geeignete Spezikation und ist auch verfgbar. ZF-Filter (RF Monolithics) Typenbezeichnung Mittenfrequenz Einfgungsdmpfung 3 dB-Bandbreite Dmpfung im Abstand 1,728 MHzTabelle 3.2-5: SAW-Filter fr DECT-ZF

SF1051A 110,592 MHz 8,5 dB 500 kHz > 28 dB

3.2.4 ZF-VerstrkerUm die Einfgungsdmpfung des SAW-Filters auszugleichen, ist nach dem ersten Mischer ein Verstrker vorgesehen. Er wird vor dem Filter eingefgt und verbessert die resultierende Gesamtrauschzahl. Er ist diskret aufgebaut und sollte eine Verstrkung von etwa 8 dB besitzen,

19

DECT Air Interface

Konzept

3.2 Empfnger

bei mglichst geringem Stromverbrauch. Dafr wird der Transistor BFR93A in einer gegengekoppelten Emitterschaltung eingesetzt.

+3V R33 C79X7R

1000P C82 100P R30 150R C81 47P C75 470P Q2 BFR93A 470P 150P R29 30K C78X7R

10R 1000N L13

R28

15K

out

47N

C37

C80

in

X7R

C77

R31

100N

L11

80R

R32

Abbildung 3.2-5: ZF-Verstrker

Da fr den Transistor ein geeignetes Modell zur Verfgung steht, konnten Arbeitspunkt und Anpassung der Schaltung mit MDS simuliert werden. Bei der dargestellten Dimensionierung ergeben sich ein Kollektorstrom von 8 mA, eine Verstrkung von 7,8 dB, und die Anpassung nach Abbildung 3.2-6. Die Kurve fr S22 liegt etwas besser und ist deswegen nicht mehr dargestellt. Die Rauschzahl betrgt laut Datenblatt 1,8 dB bei 800 MHz.

M1 M1=Z0*(1.0385E+00+j16.726E-03) I1=110.10E+06

A

10R

47N

180N

L12

Y-FS= 1.0

Trace3

M1 A1 A1

100.0 MHz Trace3=S[1,1]

freq

200.0 MHz A

Abbildung 3.2-6: Anpassung ZF-Verstrker (simuliert)

20

DECT Air Interface

Konzept

3.2 Empfnger

3.2.5 ZusammenfassungIn Abbildung 3.2-7 werden die einzelnen integrierten Bausteine noch einmal dargestellt.

Schalter

Vorselektion

1. Mischstufe

ZF-Verstrker SAW-Filter

MRFIC1801

TT4P3-1890F

~ ~

MRFIC1804

diskret

SF1051A

~ ~

2. Mischstufe / Demodulator

SA636

Abbildung 3.2-7: Empfnger-ICs

Verstrkung und Rauschzahl der einzelnen Stufen sind in Tabelle 3.2-6 zusammengefat. Baustein Schalter Vorselektion LNA 1. Mischer ZF-Verstrker SAW-Filter 2. Mischer Verstrkung G (dB) - 0,8 -3 14 4 7,8 - 8,5 13Tabelle 3.2-6: Verstrkung und Rauschzahl der Empfngerstufen

Rauschzahl F (dB) 0,8 3 2,3 13 1,8 8,5 12

3.2.5.1 Gewinn Der resultierende Gewinn kann als Kurve ber den einzelnen Komponenten dargestellt werden (Abbildung 3.2-8). Es ergibt sich ein Gesamtgewinn von 26 dB bis zum Demodulatoreingang. Die Eingangsleistung des Demodulators (nach dem zweiten Mischer) mu so gro sein, da der Limiter in Verbindung mit dem vorgeschalteten Verstrker in die Begrenzung geht. Laut

21

DECT Air Interface

Konzept

3.2 Empfnger

30 25 Verstrkung G/dB 20 15 10,2 10 5 0 -1 -5 Schalter Vorselektion - 3,8 1. Mischer ZF-Verstrker SAW-Filter 2. Mischer(Gleichung 3.2-1)

26,5 22

14,2 13,5

Abbildung 3.2-8: Resultierender Gewinn

Datenblatt liegt die - 3dB-Limiterschwelle bei - 105 dBm. Das heit, fr die geforderte Eingangsempndlichkeit von - 83 dBm ist diese Bedingung leicht einzuhalten. Allerdings sind die zur Berechnung benutzten Gren die Idealwerte aus den Datenblttern, die bei einem realen Aufbau eventuell nicht ganz erreicht werden knnen. So ist beispielsweise damit zu rechnen, da durch die notwendigen Anpaschaltungen zustzliche Dmpfung in das System eingebracht wird. 3.2.5.2 Rauschen Die Gesamtrauschzahl Fges von n in Kette geschalteten Zweitoren mit den einzelnen Verstrkungsgren Gi und Einzelrauschzahlen Fi berechnet sich nach der folgenden Formel: F1 1 Fn 1 F ges = F 0 + -------------- + + --------------------------------------------G0 G0 G1 Gn 1

Fr den Empfnger ergeben sich damit die Rauschzahlkurven nach Abbildung 3.2-9. Dabei wurde das System einmal mit und einmal ohne Filter zur Vorselektion durchgerechnet. Es zeigt sich deutlich, da die Einfgungsdmpfung des Vorselektionslters einen hohen Einu auf die Gesamtrauschzahl besitzt. Um das System in dieser Hinsicht zu verbessern, kann

LNA

22

DECT Air Interface

Konzept

3.2 Empfnger

8 7 6 Rauschzahl F/dB mit Vorselektion 5 4 3,8 3 2 1 0,8 0 1. Mischer Schalter Vorselektion 0,8 3,1 6,1

7,7

7,7

7,7

8,1

4,7

4,7

4,7

5,1

ohne Vorselektion

ZF-Verstrker

Abbildung 3.2-9: Resultierende Gesamtrauschzahl

ein besseres Filter oder ein zustzlicher rauscharmer Verstrker eingesetzt werden, der die Einfgungsdmpfung kompensiert. Da im Augenblick aber berhaupt kein Vorselektionslter verfgbar ist, wird der Empfnger ohne Vorselektion aufgebaut. Die Gesamtrauschzahl, die sich damit ergibt, ist immer noch recht hoch, sie gengt aber fr die erste Version des Air Interface. Soll dieser Punkt verbessert werden, mu ein Vorverstrker mit besseren Rauscheigenschaften eingesetzt werden. Interessant ist die Frage, inwieweit sich durch eine Optimierung des diskreten ZF-Verstrkers eine Verbesserung der Gesamtrauschzahl erreichen lt. Fr einen Gewinn von 10 dB erhlt man ein Fges von 5 dB, fr 15 dB Verstrkung 4,8 dB. Das heit, die Verstrkung des ZF-Verstrkers spielt hier nur eine sehr kleine Rolle, so da sie nach anderen Gesichtspunkten ausgewhlt werden kann. Ein geringer Stromverbrauch beispielsweise ist ein wichtiger Punkt. Die Rauschzahl des Vorverstrkers spielt dagegen eine bedeutendere Rolle: Betrgt sie beispielsweise nur 1,5 dB, wird die Gesamtrauschzahl auf 4,7 dB gesenkt, bei 1 dB auf 4,4 dB. Dann kann man auch durch Erhhen des ZF-Verstrker-Gewinns auf 15 dB die Gesamtrauschzahl weiter auf 3,9 dB drcken.

SAW-Filter

2. Mischer

LNA

23

DECT Air Interface

Konzept

3.3 Frequenz-Synthesizer

3.3 Frequenz-Synthesizer3.3.1 GrundlagenZur Frequenzsynthese wird ein Phasenregelkreis (PLL, Phase Locked Loop) eingesetzt. Dazu wird zwischen dem Ausgangssignal eines VCO (Voltage Controlled Oscillator) und einem Referenzsignal eine phasenstarre Beziehung hergestellt. Um die geregelte Frequenz weitgehend frei whlen zu knnen, werden beide Signale zunchst ber Frequenzteiler gefhrt. Anschlieend werden sie in einem Phasendiskriminator verglichen. Dieser regelt den VCO so, da die Phasendifferenz der beiden verglichenen Signale konstant Null betrgt. Die Frequenzen sind damit gleich. Ein Tiefpalter zwischen dem Phasendiskriminator und dem VCO verbessert das Rauschverhalten der Schleife und erlaubt eine Einstellung der Regeldynamik.

Quarzreferenz

fq Teiler 1/R Phasenvergleicher Schleifenfilter VCO

Teiler 1/N fout AusgangssignalAbbildung 3.3-1: phasenstarre Schleife

Die Frequenz fout des Ausgangssignals hngt im eingeschwungenen Zustand nur von den Teilergren N und R und der Quarzfrequenz fq ab: fq f out = N --R(Gleichung 3.3-1)

In der Regel bleibt R konstant, so da ber eine nderung von N Frequenzen im Raster fq/R erzeugt werden knnen. Im Rahmen dieser Arbeit ist vor allem die Schleifendynamik von Interesse. Sie bestimmt, wie schnell sich die Schleife auf neue Frequenzen einregeln kann. Eine Faustformel besagt, da eine neue Frequenz nach etwa drei Perioden der Eigenfrequenz der Schleife eingestellt ist. Die Eigenfrequenz fe bzw. die Eigenkreisfrequenz e der Schleife ist die Frequenz, bei der die bertragungsfunktion F0(j) des offenen Regelkreises den Betrag eins hat. F 0 ( j e ) = 1(Gleichung 3.3-2)

24

DECT Air Interface

Konzept

3.3 Frequenz-Synthesizer

Die Gren, die die bertragungsfunktion bestimmen, sind: KV K N Z(s) Abstimmsteilheit des VCO Phasenvergleicherkonstante Frequenzteilerfaktor bertragungsfunktion des Schleifenlters [ MHz V ] [A] [] []

Insgesamt ergibt sich fr die Schleifenverstrkung Fo(s) des offenen Kreises: KV K F o ( s ) = ------------------ Z ( s ) sN 3.3.1.1 Phasenvergleicher Als Phasenvergleicher dient hier ein digitaler phase-frequency-detector (PFD) mit Stromausgang. Der Stromausgang hat den Vorteil, da sich auch mit einem passiven Schleifenlter eine Regelung mit I-Anteil realisieren lt. Dieser ist notwendig, damit eine Phasendifferenz von Null erreicht werden kann. Wird dagegen eine Regelspannung erzeugt, ist dazu ein aktives Element erforderlich, das zustzliches Rauschen in die Regelschleife einbringt. Der PFD erzeugt einen rechteckfrmigen Ausgangsstrom, dessen Betrag I0 konstant ist. Das Tastverhltnis ist der Phasendifferenz der Eingangssignale am PFD proportional, und das Vorzeichen wird dadurch bestimmt, welche Flanke zuerst am PFD eintrifft.(Gleichung 3.3-3)

Fref Freg+I0

Iout-I0 t Fref: Flanken des Referenzsignals, vom Teiler 1/R Freg: Flanken des geregelten Signals, vom Teiler 1/N Iout: Ausgangsstrom des PFD, zum SchleifenlterAbbildung 3.3-2: Ausgangsstrom des PFD

25

DECT Air Interface

Konzept

3.3 Frequenz-Synthesizer

Als Phasenvergleicherkonstante ergibt sich: I0 K = ----2 3.3.1.2 Schleifenlter Da die Ausgangsgre des PFD ein Strom ist, stellt der Tiefpa Z(s) eine Impedanzfunktion dar. Sie kann durch eine Kombination von zwei Kondensatoren und einem Widerstand realisiert werden.(Gleichung 3.3-4)

I

R1 C2 C1 U

Abbildung 3.3-3: Schleifenlter

Diese Konguration kann eventuell noch um einen RC-Tiefpa erweitert werden. Ein Vereinfachen ist aber nicht empfehlenswert, da der rechteckfrmige PFD-Ausgangsstrom mglichst gut geglttet werden mu. Dazu trgt C2 entscheidend bei. Die bertragungsfunktion des Filters lautet: 1 + sC 1 R 1 U(s) Z ( s ) = ----------- = -----------------------------------------------------------I(s) s ( C 1 + C 2 ( 1 + sC 1 R 1 ) ) Sie lt sich umformen in: 1 + sC 1 R 1 1 Z ( s ) = -------------------------- ------------------------------------C1 C2 s ( C1 + C2 ) 1 + s ------------------ R 1 C1 + C2 Damit ergibt sich eine Darstellung gem: s 1 + ----n 1 Z ( s ) = -------------------------- --------------s ( C1 + C2 ) s 1 + ----p(Gleichung 3.3-6)

(Gleichung 3.3-5)

(Gleichung 3.3-7)

26

DECT Air Interface

Konzept

3.3 Frequenz-Synthesizer

1 mit n = -----------R1 C1 C1 + C2 und p = ------------------R1 C1 C2 Fr die bertragungsfunktion der gesamten Schleife ergibt sich schlielich: s 1 + ----n KV K F o ( s ) = --------------------------------- --------------2 s s N ( C 1 + C 2 ) 1 + ----p

(Gleichung 3.3-8)

(Gleichung 3.3-9)

(Gleichung 3.3-10)

Die Eigenfrequenz whlt man so, da sich eine maximale Phasenreserve ergibt. Nach dem symmetrischen Optimum ist diese dann am grten ist, wenn e symmetrisch (in der logarithmischen Darstellung) zwischen n und p liegt (/8/). Dann gilt folgende Beziehung (/5/): 1 e = k n = -- p k Damit: KV K ( 1 + jk ) F o ( j e ) = --------------------------------------------- k -----------------2 k+j e N ( C1 + C2 ) Gleichung 3.3-12 lt sich in Betrag und Phase aufteilen: KV K k F o ( j e ) = --------------------------------------------2 e N ( C1 + C2 ) 1 arg { F o ( j e ) } = 180 + arc tan ( k ) arc tan -- k Die Phasenreserve r ist: 1 r = 180 + arg { F o ( j e ) } = arc tan ( k ) arc tan -- k Unter Verwendung des Additionstheorems 1 arc tan ( k ) + arc tan -- = 90 k und der Bedingung 0 < r < 90 ergibt sich: r = 2 arc tan ( k ) 90(Gleichung 3.3-17) (Gleichung 3.3-16) (Gleichung 3.3-15) (Gleichung 3.3-13) (Gleichung 3.3-12) (Gleichung 3.3-11)

(Gleichung 3.3-14)

27

DECT Air Interface

Konzept

3.3 Frequenz-Synthesizer

Oder, nach k aufgelst: r + 90 k = tan ------------------2(Gleichung 3.3-18)

Gibt man Eigenfrequenz und Phasenreserve vor, so lassen sich alle Komponenten des Schleifenlters berechnen. Um diese Entwurfsgleichungen zu erhalten, setzt man zunchst Gleichung 3.3-8 in 3.3-11 ein: k k e = ------------ C 1= -----------C1 R1 e R1 Das Gleiche mit 3.3-9: C1 + C2 1 - e = ------------------- -R1 C1 C2 k Mit 3.3-19 und einigen Umformungen folgt daraus: k 1 1 C 2 = ------------- ------------ = ------------- C 1 2 2 k 1 e R1 k 1 Schlielich setzt man 3.3-19 und 3.3-21 in 3.3-13 ein und erhlt: KV K R1 k2 1 F o ( j e ) = ----------------------------- ------------2 e N k(Gleichung 3.3-21) (Gleichung 3.3-19)

(Gleichung 3.3-20)

(Gleichung 3.3-22)

Mit der anfangs gestellten Bedingung F 0 ( j e ) = 1 (3.3-2) ist damit auch R1 bestimmt:2 e N k - 2 R 1 = ------------------ ------------KV K k 1

(Gleichung 3.3-23)

Allgemein lt sich feststellen, da ein hohes e zu einem hochohmigen Filter fhrt, ein niedriges e zu einem niederohmigen.

3.3.2 PLL-ICDer Frequenzsynthesizer mu zwei Signale erzeugen. Das Ausgangssignal bzw. erste LO-Signal, und das zweite LO-Signal. Dafr werden zwei Phasenregelschleifen benutzt, zu deren Realisierung das Philips-IC UMA1020M eingesetzt wird. Es enthlt die Frequenzteiler, Phasendetektoren und Stromausgnge, die fr zwei Regelkreise bentigt werden. Daneben sind noch ein Digital/Analog-Wandler (DAC) und eine lock-Detektion, mit der sich der eingeschwungene Zustand der Schleifen erkennen lt, integriert. Der Hersteller Philips wurde gewhlt, weil bereits praktische Erfahrung beim Einsatz von Philips-ICs in Frequenzsynthesi-

28

DECT Air Interface

Konzept

3.3 Frequenz-Synthesizer

zern vorhanden waren. So konnte die Steuersoftware teilweise von vorhandenen Programmen bernommen werden. Der Hauptkreis des IC wird dazu benutzt, das Ausgangssignal des Air Interface und die erste LO-Frequenz bereitzustellen. Mit dem Hilfskreis wird die zweite LO-Frequenz auf ihrem konstanten Wert gehalten. serielle Eingabe- CLOCK - DATA - ENABLE

Steuerpins Bezugsstrom- FAST - POFF - AOFF - ISET

Steuerung DAC

DOUT

PRIN

Hauptteiler Phasendetektor Stromquellen

IPRIN

Referenzteiler XTAL Referenzteiler

IFAST

Phasendetektor

Stromquellen

IAUX

AUX

Hilfsteiler

UMA1020M

in lockErkennung

lock

Abbildung 3.3-4: Aufbau des PLL-IC UMA1020M

3.3.2.1 Funktionsweise Zunchst werden alle Eingangssignale verstrkt und von programmierbaren Teilern in der Frequenz heruntergeteilt. Da die Referenzsignale fr die beiden Phasendetektoren - jeweils ein PFD - aus dem gleichen Bezugssignal XTAL gewonnen werden, wird dieses Signal auf zwei getrennte Teiler fr den Haupt- und den Hilfskreis aufgesplittet. Die Phasendetektoren erzeugen ein getaktetes Signal, dessen Tastverhltnis durch die zeitliche Verschiebung der verglichenen Flanken bestimmt ist, wie in Kapitel 3.3.1 beschrieben. Die Stromausgnge setzen dieses Signal in einen entsprechenden Ausgangsstrom um. Der Betrag des Ausgangsstroms wird durch einen Bezugsstrom ISET und zwei Steuerbits bestimmt. Der Bezugsstrom wird dabei

29

DECT Air Interface

Konzept

3.3 Frequenz-Synthesizer

ber einen Bezugswiderstand an einer konstant gehaltenen Spannung eingestellt, die Steuerbits ber die serielle Schnittstelle. Der integrierte DAC erzeugt einen konstanten Strom, abhngig wiederum von dem Bezugsstrom ISET und dem ber die serielle Schnittstelle eingelesenen DAC-Wert. ber ein Steuer-Pin kann die Hauptschleife in den fast-mode geschaltet werden. Dann liefert auch der zweite Ausgang IFAST einen Strom, der in das Schleifenlter eingespeist werden kann. Er hat denselben Verlauf wie IPRIN, jedoch eine grere Amplitude. DAC und fast-mode werden im Rahmen dieser Arbeit aber nicht eingesetzt. Ebenfalls ungenutzt bleibt die in-lock-Erkennung des IC. An diesem Pin liegt wahlweise die Phasendifferenz an einem der beiden Phasendetektoren oder eine ODER-Funktion von beiden PFD an. 3.3.2.2 Steuerung Kontrolliert wird das IC durch die serielle Schnittstelle, den Bezugsstrom ISET, und verschiedene Steuerpins. Die serielle Schnittstelle erlaubt das Einlesen von sechs verschiedenen Programmier-Worten, mit denen vor allem die Teilerfaktoren eingestellt werden knnen. Abbildung (3.3-5) zeigt das Zeitdiagramm der seriellen Schnittstelle.

CLOCK t1

t2

TC

t3

DATA MSB LSB

ENABLE t4

t5

tAbbildung 3.3-5: Zeitdiagramm serielle Schnittstelle UMA1020M

Sobald Pin ENABLE logisch 0 wird, werden mit steigender Flanke von CLOCK die Daten an DATA eingelesen. Dies geschieht mit dem MSB zuerst. Wird ENABLE wieder hochgesetzt,

30

DECT Air Interface

Konzept

3.3 Frequenz-Synthesizer

werden die eingelesenen Werte bernommen. Tabelle 3.3-1 listet die wichtigen Zeitgren auf. TC t1 t2 t3 t4 t5 Taktperiode Zeit zwischen Daten- und Taktanke Halte-Zeit fr Daten-Bit Zeit zwischen der ENABLE-Flanke und dem nchsten Takt Verzgerung der ersten Taktanke ENABLE-HaltezeitTabelle 3.3-1: Minimale Zeiten im Diagramm 3.3-5

> 100 nsek > 20 nsek > 20 nsek > 20 nsek > 40 nsek > 2 sek

Die Programmierworte gliedern sich in das Adressfeld und das Datenfeld. Das Adressfeld enthlt 4 Bit, das Datenfeld 17 Bit. Je nach Programmierwort werden aber nicht alle Bits benutzt. Neben den Faktoren fr alle vier Frequenzteiler werden mit diesen Worten auch der DAC und drei Steuerparameter, OL, CR und PD, eingestellt. Der Parameter OL bestimmt, von welchem Phasendetektor der Phasenfehler auf den lock-Pin geschaltet wird. Der Wert von CR beeinut die Gre der Ausgangsstrme, und PD den Betriebszustand des IC. Alle Parameter sind zwei Bit breit. Paramter OL 00 01 10 11 Signal an Pin lock kein Signal Phasenfehler im Hilfskreis Phasenfehler im Hauptkreis beide Phasenfehler, ODER-verknpftTabelle 3.3-2: Steuerparamter OL

Parameter CR 00 01 10 11

IPRIN 4 I SET 4 I SET 2 I SET 2 I SET

IFAST 16 I SET 32 I SET 24 I SET 32 I SET

IAUX 4 I SET 4 I SET 4 I SET 4 I SET

Tabelle 3.3-3: Steuerparameter CR

Der Parameter PD bestimmt den Betriebszustand der beiden Regelkreise. Ist das MSB von PD eins, wird der Hauptkreis in den power-down Zustand geschaltet, ist das LSB eins, der Hilfs-

31

DECT Air Interface

Konzept

3.3 Frequenz-Synthesizer

kreis. Diese Zustnde knnen auch durch Hochsetzen von zwei Steuerpins, POFF fr den Hauptkreis und AOFF fr den Hilfskreis, eingestellt werden. Die Verteilung der einzelnen Parameter auf die Programmierworte zeigt Abbildung 3.3-6. MSBBit 1 4 5 7 8 10 17 18

LSB21

AX X X X Bit 1

OL CRX X

PDX X X X X

0 0 0 121

17 18

BBit 1 6

Hauptteilerfaktor

0 1 0 07 17 18 21

CX X X X X X Bit 1 3 4

Referenzteilerfaktor/Hauptkreis

0 1 0 117 18 21

DX X X Bit 1 6 7

Hilfsteilerfaktor

0 1 1 017 18 21

EX X X X X X Bit 1 3 4 5

Referenzteilerfaktor/Hilfskreis

0 1 1 17 8 10 17 18 21

FX X X X X X X X X

DAC-Wert

1 0 0 0Daten Adresse

X: Wert egalAbbildung 3.3-6: Programmierworte des UMA1020M

Neben POFF und AOFF gibt es einen weiteren Steuer-Pin, FAST. Durch Anlegen einer logischen Eins an diesen Pin kann der Hauptkreis des PLL-IC in den fast-mode geschaltet werden. Dann liefert auch der Ausgang IFAST einen Strom, dessen Amplitude vom Steuerparameter CR abhngig ist (Tabelle 3.3-3). Die Gre ISET ist vom Wert des Bezugswiderstandes RSET abhngig. Die Spannung am

32

DECT Air Interface

Konzept

3.3 Frequenz-Synthesizer

Bezugspin wird auf konstant 1,15 V gehalten, so da sich die Beziehung 3.3-24 ergibt. 1, 15V I SET = --------------R SET Der Ausgangsstrom des DAC berechnet sich zu: DAC Wert I DAC = 4 I SET ------------------------------255(Gleichung 3.3-25) (Gleichung 3.3-24)

Der Datenstrom fr die serielle Schnittstelle des PLL-IC wird von einem Mikrocontroller erzeugt. Er bernimmt auch die Kontrolle der anderen Bauteile des Air Interface und stellt die Verbindung zur Basisbandverarbeitung her (siehe Kapitel 3.4). 3.3.2.3 Allgemeine Daten

PLL-IC (Philips) Typenbezeichnung Versorgungsspannung Stromverbrauch im Betrieb Stromverbrauch im power-down Zustand Eingangsfrequenz Hauptschleife, fPRIN Eingangsfrequenz Hilfsschleife, fAUX Quarz-Bezugsfrequenz, fXTAL Hauptteilerfaktor Hilfsteilerfaktor Referenzteilerfaktor Ausgangsstrom Hauptschleife, IPRIN Ausgangsstrom im fast-mode, IFAST Ausgangsstrom Hilfsschleife, IAUX DAC-Ausung Steuerung UMA1020M 2,7 .. 5,5 V 12,1 mA (typisch) 36 A (typisch) 1650 .. 2400 MHz 20 .. 300 MHz 3 .. 40 MHz 512 .. 131071 64 .. 16383 8 .. 2047 38 .. 383 A 307 .. 3098 A 77 .. 383 A 8 Bit - serielle 3-Leiter-Schnittstelle - drei Steuerpins (AOFF, POFF, FAST)Tabelle 3.3-4: PLL-IC UMA1020M

33

DECT Air Interface

Konzept

3.3 Frequenz-Synthesizer

3.3.3 QuarzreferenzDas PLL-IC mu sich auf eine Bezugsfrequenz sttzen knnen, die von einem Quarzoszillator bereitgestellt wird. Die Wahl der Quarzfrequenz wird von zwei Dingen bestimmt. Sie sollte in einem Frequenzbereich liegen, der ein mglichst einfaches Realisieren des Oszillators erlaubt, und ein ganzzahliges Vielfaches des gewnschten Kanalrasters sein (Gleichung 3.3-1). Hier wird der Bereich um 20 MHz gewhlt, in dem sich ein stabiler Grundwellenoszillator einfach aufbauen lt. Mit dem Raster der DECT-Trgerfrequenzen von 1,728 MHz ergibt sich damit die Quarzfrequenz 20,736 MHz. Das entspricht einem Faktor 12, der sich mit dem PLL-IC realisieren lt. Die eingesetzten Quarze wurden von der Firma Tele-Quarz geliefert und sind fr eine Serienkapazitt von 30 pF ausgelegt. Sie besitzen eine relativ groe Frequenztoleranz von 50 ppm, die in der Entwicklungsphase ausreichend ist. Spter sollte man Quarze einsetzen, die eine hhere Genauigkeit besitzen, um auch in einem weiten Temperaturbereich innerhalb der Spezikation fr die Trgergenauigkeit zu bleiben. Die Schaltung zeigt Abbildung 3.3-7. Fr die Dimensionierung des eingesetzten Colpitts-Oszillators konnte auf Erfahrungswerte zurckgegriffen werden.

+3V

C8 100P

C9 1N

R10 R12

X11 2

10K

33R

Q1 BC847470P C12

2 .. 6 P

2

HC52U ?R11 4K7

26P

C4

C13

OUT C10 47N

1

100P

Abbildung 3.3-7: Quarz-Oszillator

3.3.4 VCOZur Erzeugung der DECT-Frequenzen um 1,8 GHz wird ein spannungsgesteuerter Oszillator gebraucht. Als Resonatorelement kann bei diesen hohen Frequenzen ein Streifenleitungsresonator eingesetzt werden, da die geringen Wellenlngen zu praktikablen Leitungslngen fhren. Streifenleitungsresonatoren haben den groen Vorteil, da sie sehr kostengnstig sind, da ihre Struktur direkt auf der Platine realisiert werden kann.

470R

C11

R13

34

DECT Air Interface

Konzept

3.3 Frequenz-Synthesizer

Im Rahmen dieser Arbeit sollte ein VCO mit einem solchen Resonator entwickelt werden, der zum Einsatz in einem DECT Air Interface geeignet ist. Der Abstimmbereich mu also so gro sein, da er einen Frequenz-Offset von 110 MHz zult, den das LO-Signal fr den ersten Mischer haben mu (siehe Kapitel 3.2.1). 3.3.4.1 Schaltung Der Oszillator wird als Colpitts-Oszillator mit einer Kaskode als aktivem Element realisiert. Die Startgren der Bauelementwerte wurden dabei von einer bereits vorhandenen Schaltung bernommen.

+3VC12 100P

20R

R5

C11 3.3P

510R

R4

Q3 BFR93A

C5 1P

VCO_CONTROL

C4 3.3P

1.5K

R3

Q4 BFR93AJ1

BBY511

R2

2K

D1X1 1

C3 1.2P

GND

C6 2.2P2

Abbildung 3.3-8: VCO-Schaltung

3.3.4.2 Resonator-Simulation Um eine Vorstellung ber die Abmessungen des Streifenleitungsresonators zu gewinnen, wurde eine Simulation mit MDS durchgefhrt. Dazu wurde ein /4-Resonator fr den Einsatz auf einer Multi-Layer-Platine konzipiert. Die Abmessungen des Resonators werden dabei in mil angegeben, da das Layout-Programm PADS mit dieser Einheit arbeitet. So knnen die Gren aus der Simulation einfach in ein Layout bernommen werden. Die Umrechnungsformeln lauten: 1mil = 0, 0254mm 1mm = 39, 37milTabelle 3.3-5: Umrechnung mil/mm

Die simulierte Schaltung ist mglichst einfach aufgebaut, sie gengt aber, um die Resonanzfrequenzen zu berechnen. Als Abstimmelement wird ein Kondensator benutzt, der die Kapazittswerte 3 pF, 1,75 pF und einen Zwischenwert annimmt. Dadurch lt sich der Abstimmbereich nachbilden, der sich ergibt, wenn man zwei Kapazittsdioden vom Typ BBY51 in Serie schaltet (Abbildung 3.3-8) und mit einer Steuerspannung zwischen 0,5 V und 3 V betreibt.

100R

R10

C8 3.3P

VCO_OUT

35

DECT Air Interface

Konzept

3.3 Frequenz-Synthesizer

In den nchsten beiden Abbildungen ist eine der durchgefhrten Simulationen und das Ergebnis dargestellt.CMP81 STRSTPPTS CMP80 CT CMP9 STRSTPDEC

* CONTROLLER * SWEPT_VAR=capp STIMGROUP=bby51 ANALYSIS1=cmp7

STIMULUS STIMGROUP=bby51 START=3 pF STOP=1.75pF LINEAR PTS= 3 REVERSE=NO

STIMULUS STIMGROUP=STIMGROUP START=1 GHZ STOP=2 GHZ PTS PER DECADE= 2000 REVERSE=NO

C=3 pFCMP6 VPROBE CMP82 C CMP4 ICS CMP37 C

C=capp

M=1 mA ANG=0

CMP76 SLTL

SUBST=fr4 L=500 mil W=50 mil

CMP78 SLSUBSTRATE

AGROUND

AGROUND

AGROUNDT=35 um B=40 mil

SUBST=fr4 ER=4.3 COND=58.00E+6 TAND=0.03

Abbildung 3.3-9: Resonator-Simulation

25.0 X

M1 M1=3.5750E+00 I1=1.9410E+09 I2=1.7500E-12 M2 M2=4.0518E+00 I1=1.7722E+09 I2=2.3750E-12 M3 M3=4.3451E+00 I1=1.6368E+09 I2=3.0000E-12

M3db(H)

M2

M1

X1

-25.0

X2 1.0 GHz freq X3 2.0 GHz X

Abbildung 3.3-10: Simulationsergebnis Resonator

36

DECT Air Interface

Konzept

3.3 Frequenz-Synthesizer

Die Substratkennwerte entsprechen denen von glasfaserverstrktem Epoxid (FR4) mit einer Strke von 0,5 mm und einer Kupferbeschichtung von 30 m. Sie lauten im Einzelnen: Dielektrizittskennwert r Leitfhigkeit Verlustkennwert tanTabelle 3.3-6: Substratkennwerte FR4

4,3 58 MS 0,03

Fr Resonatoren mit unterschiedlichen Maen ergeben sich unterschiedliche Gren der Abstimmsteilheit. Tabelle 3.3-7 zeigt einen Ausschnitt der simulierten Werte. Lnge (mil) 580 540 500 Breite (mil) 100 75 50 fmin (GHz) 1,744 1,720 1,637 fmax (GHz) 1,968 1,984 1,941 f (MHz) 224 264 304 Lnge : Breite 5,8 7,2 10,0

Tabelle 3.3-7: Ergebnisse der Resonatorsimulation

Es zeigt sich, da der Abstimmbereich grer wird, wenn das Verhltnis von Lnge zu Breite wchst, die Streifenleitung also schmaler wird. Dies kann ausgenutzt werden, um den Abstimmbereich des VCO auf den gewnschten Wert einzustellen. 3.3.4.3 Kommerzieller VCO Ganz unerwartet konnte ein Muster eines kommerziellen VCOs beschafft werden, den die Firma Alps erst Ende 1995 entwickelt hat. Er ist fr den DECT-Frequenzbereich 1880 MHz bis 1900 MHz ausgelegt und kann fr den Empfang auf den Bereich 1770 bis 1790 MHz umgeschaltet werden. Damit ist er fr die vorliegende Anwendung ideal geeignet. Beim Aufbau des Air Interface wurde er dem selbstentwickelten VCO vorgezogen, da er auf der gefrsten Platine, die in diesem Entwicklungsschritt noch eingesetzt wird, einfacher einzusetzen ist. Seine Kenndaten laut Datenblatt sind: DECT VCO (Alps) Typenbezeichnung Versorgungsspannung Stromverbrauch Frequenzbereich TX Frequenzbereich RX Ausgangsleistung Abstimmsteilheit URAE8X601A 3V 10 mA 1880 .. 1900 MHz 1770 .. 1790 MHz - 3 dBm 20 MHz/V

Tabelle 3.3-8: kommerzieller VCO (Alps)

37

DECT Air Interface

Konzept

3.3 Frequenz-Synthesizer

3.3.5 Schleifenlter3.3.5.1 Vorberlegungen Beim Regelvorgang kann eine Phasenregelschleife nur Anteile von Strungen ausregeln, die in der Frequenz tiefer als die Schleifeneigenfrequenz liegen. Fr Strungen, die darber liegen, ist die Schleifenverstrkung kleiner als eins. Sie knnen deshalb nicht mehr optimal unterdrckt werden. Man kann daher eine Schleifenbandbreite einfhren, die der Eigenfrequenz entspricht. Die beiden Forderungen an den Frequenzsynthesizer, die die Schleifenbandbreite betreffen, sind: Direkte Modulierbarkeit (Kapitel 3.1) Frequenzwechsel innerhalb der guard time (Kapitel 2.2) Die direkte Modulierbarkeit erfordert, da die Modulation nicht von der Regelschleife ausgeregelt wird. Das bedeutet, die Schleifeneigenfrequenz mu geringer als die kleinste Modulationsfrequenz sein. Eine worst-case-Berechnung der niedrigsten Modulationsfrequenz bei DECT (Kapitel 2.2) ergibt 4,5 kHz. Eine Schleifenbandbreite von 1 kHz ist damit ausreichend. Das Einhalten der guard time erfordert jedoch eine schnellere Regelschleife. Geht man zur Sicherheit davon aus, da das Einschwingen auf eine neue Frequenz vier Perioden der Eigenfrequenz erfordert und 40 sek dauern darf, mu fe 100 kHz betragen. Diese gegenstzlichen Forderungen mssen aber nicht gleichzeitig erfllt werden. Die hohe Schleifenbandbreite ist nur whrend eines Frequenzwechsels erforderlich. In diesem Zeitintervall ndet keine Modulation statt, soda die Schleife schnell sein kann. Umgekehrt braucht man nur dann eine langsame Schleife, wenn die Schleife bereits eingeschwungen ist. Denn nur dann kann moduliert werden. Eine umschaltbare Schleifenbandbreite erlaubt es, beide Forderungen zu erfllen. Um abzuklren, welche Mglichkeiten zur Beeinussung der Regelschleife bestehen, betrachtet man Gleichung 3-3. Die Abstimmsteilheit KV ist durch die Wahl des VCO festgelegt und lt sich in aller Regel nicht beeinussen. Der Teilerfaktor N ist durch die gewnschte Ausgangsfrequenz und das Kanalraster (Gleichung 3.3-1) ebenfalls bestimmt. Manche PLL-Bausteine erlauben jedoch die Beeinussung der Phasendetektorkonstante K: Der Ausgangsstrom I0 kann in gewissen Grenzen verndert werden. Fr den Zusammenhang zwischen e und K, ergibt sich aus Gleichung 3.3-2 und 3.3-13: KV K k 2 e = -------------------------------N ( C1 + C2 ) Mit 3.3-4 erhlt man e I0(Gleichung 3.3-27) (Gleichung 3.3-26)

Das bedeutet, da fr eine nderung von e um den Faktor 100 eine nderung von I0 um den

38

DECT Air Interface

Konzept

3.3 Frequenz-Synthesizer

Faktor 10000 notwendig ist, und aus Gleichung 3.3-23 folgt, da dann auch R1 um den Faktor 100 umgeschaltet werden mu. Das Schalten eines Widerstandes ist zwar kein Problem, doch die Grenordnung, um die I0 gendert werden mte, bersteigt die Mglichkeiten der derzeit erhltlichen PLL-Bausteine. Man braucht eine andere Methode, um eine umschaltbare Schleifenbandbreite zu realisieren. 3.3.5.2 Schaltbare Filter Eine Mglichkeit ist, zwei Filter vorzusehen. Sie werden so ausgelegt, da sich fr die Eigenfrequenz der Regelschleife unterschiedliche Werte ergeben, je nachdem, welches Filter gerade in die Schleife geschaltet ist. Bei einem Frequenzwechsel bendet sich das schnellere Filter FS in der Regelschleife, im stationren Zustand das langsamere Filter FL. Der Vorteil von zwei kompletten Filtern ist, da man beide unabhngig voneinander entwerfen und auf den jeweiligen Zweck hin optimieren kann. Kritisch ist das Umschalten von ZS auf ZL. Nachdem sich die Schleife in der schnellen Konguration auf die neue Frequenz eingeregelt hat, mu die Spannung am VCO konstant bleiben. Jede Abweichung an diesem Punkt bedeutet, da sich auch die Frequenz des VCO entsprechend ndert und wieder nachgeregelt werden mu. Da nun aber das langsame Filter in die Regelschleife geschaltet ist, dauert jede Korrektur entsprechend lange. Die Spannung an ZL ist nicht deniert, solange das Filter von der Regelschleife abgetrennt ist. Es ist also durch zustzliche Manahmen dafr zu sorgen, da die Spannungen an den beiden Filtern zum Umschaltzeitpunkt gleich sind. Das kann man erreichen, indem man ber eine Spannungsfolgerschaltung die Potentiale an ZL und ZS aneinander koppelt Sobald auf das langsame Filter umgeschaltet wird, wird auch diese Kopplung wieder aufgelst. Abbildung 3.3-11 zeigt das Prinzipschaltbild einer solchen Konguration.

ZS vom Phasenvergleicher I U zum VCO

ZL SpannungsfolgerschaltungAbbildung 3.3-11: Schaltbare Schleifenlter

39

DECT Air Interface

Konzept

3.3 Frequenz-Synthesizer

Durch die Spannungsfolgerschaltung wird erreicht, da die Zustnde der Energiespeicher im langsamen Filter denen im schnellen entsprechen. Optimal wre es also, fr jeden Kondensator in der Filterschaltung einen eigenen Spannungsfolger vorzusehen. Dafr knnen Operationsverstrker eingesetzt werden. Sie besitzen allerdings eine mehr oder weniger groe Offset-Spannung, die kompensiert werden mu. Auch haben die Schalter endliche Schaltzeiten und nicht verschwindende Widerstnde. So ist zu erwarten, da es beim Wechsel zwischen den Filtern trotz der Spannungsfolger zu einem Spannungssprung am VCO kommt. Besser wre es, wenn das langsame Filter nicht vom VCO getrennt wird. Dann gibt es keine Zeitspanne, in der der VCO-Eingang frei luft, und es liegt immer ein Kondensator an, der Spannungsspitzen und berlagerte Strungen gltten kann. Damit auch hier ein schnelles Einschwingen mglich ist, mu sich ZL wie ein schnelles Filter verhalten. Das erreicht man, indem man das Filter nicht direkt am Ausgang des Phasenvergleichers anschliet. Stattdessen setzt man auch hier wieder ein schnelles Filter ZS ein und bindet die Kondensatoren ber Spannungsfolger aneinander. Die Zustnde der Energiespeicher von ZL ndern sich damit entsprechend dem schnellen Filter, und ZL verhlt sich damit genau wie ZS. Ist die Schleife eingeschwungen, werden die Spannungsfolger abgekoppelt und ZL direkt an den Ausgang des Phasenvergleichers geschaltet. Aus der parallelen Struktur von Bild 3.3-11 entsteht damit eine serielle.

vom Phasenvergleicher

I

U zum VCO ZS ZL

SpannungsfolgerschaltungAbbildung 3.3-12: Schaltbare Schleifenlter, serieller Aufbau

Neben dem besseren Strverhalten des VCO-Eingangs hat diese Schaltung weitere Vorteile. Da die Spannung am VCO, und damit an ZL, die geregelte Gre ist, kann die Spannung an ZS theoretisch einen beliebigen Offset besitzen. Auch ist der Aufwand an Schaltern geringer. Er lt sich noch weiter vermindern, wenn ZS beim Umschalten nicht vom Phasenvergleicher abgetrennt wird. Dann liegen ZL und ZS in der langsamen Schleifenschaltung parallel. Das ist mglich, weil ZL deutlich niederohmiger als das schnelle Filter ist. Sein Einu kann beim Entwurf von ZL bercksichtigt werden, in der Regel ist er aber vernachlssigbar. Allerdings mu dann wieder auf einen kleinen Offset der Spannungsfolgerschaltung geachtet werden. Sobald nmlich ZL und ZS in der langsamen Konguration verbunden werden, wird jede

40

DECT Air Interface

Konzept

3.3 Frequenz-Synthesizer

Spannungsdifferenz ausgeglichen. Das kann wieder zu einer Spannungsnderung am VCO-Eingang fhren. Es ist aber zu erwarten, da die Anforderungen an die Offset-Kompensation deutlich niedriger sind als bei der parallelen Struktur. Der Nachteil dieser Schaltung ist, da sich auch die Spannungsfolger innerhalb der Regelschleife benden. Sie verursachen eine zustzliche Phasennacheilung, die beim Filterentwurf zu bercksichtigen ist. So sollte die Phasenreserve des Filters ZS so bemessen sein, da die Stabilitt der Regelschleife auch mit den Phasennacheilungen durch die Spannungsfolger und die nicht verschwindenden Schalter-Widerstnde gewhrleistet ist und sich ein mglichst schnelles Einschwingen ergibt. Bei der parallelen Filterstruktur macht sich die Phasennacheilung der Operationsverstrker auch bemerkbar. Hier wirkt sie sich aber nicht innerhalb der Regelschleife aus, sondern bewirkt zum Umschaltzeitpunkt einen Spannungssprung am VCO-Eingang. Er kommt dadurch zustande, da das Potential von ZL dem von ZS eben nicht verzgerungsfrei folgt, sondern mit dieser Phasendifferenz. 3.3.5.3 Simulation Um abschtzen zu knnen, ob die Phasennacheilung durch die Spannungsfolgerschaltung in einer realen Anwendung noch ausgeglichen werden kann, wurde eine Simulation mit MDS durchgefhrt. Die Schaltung der Schleifenlter ist in Abbildung 3.3-13 dargestellt.

R1S C1S

C2S

+ R1L + C1L C2L

Abbildung 3.3-13: Schleifenlter mit umschaltbarer Bandbreite

Als Spannungsfolger wurde der Operationsverstrker MAX473 der Firma Maxim ausgewhlt. Er bietet die Mglichkeit, ber ein externes Potentiometer eine Offset-Kompensation vorzunehmen, und besitzt eine relativ geringe Phasennacheilung. Sie betrgt bei 100 kHz laut Datenblatt etwa 45o.

41

DECT Air Interface

Konzept

3.3 Frequenz-Synthesizer

Ein Punkt, der kritisch ist, ist die Common Mode Voltage. Diese Gre bestimmt, was fr eine Spannung an beiden OP-Eingngen gleichzeitig anliegen darf. Da der OP als Spannungsfolger beschaltet ist, bestimmt diese Gre den Betriebsbereich. Sie liegt bei diesem Operationsverstrker 1,7 Volt unter der Betriebsspannung. Wird der OP also bis zu 3 V ausgesteuert, sollte man eine Betriebsspannung von 5 V whlen.

Operationsverstrker (Maxim) Typenbezeichnung Betriebsspannung UV (single supply) Stromverbrauch Common Mode Voltage Phasennacheilung bei 100 kHz Slew Rate MAX473 2,7 .. 5,25 V < 3 mA UV - 1,7 V 45o 17 V/sekTabelle 3.3-9: Operationsverstrker MAX473

Das IC MAX393 wird fr die Schalter verwendet, Hersteller ist ebenfalls Maxim. Dieses Bauteil integriert vier einzelne Schalter mit einem Einfgungswiderstand von je 20 . Falls ntig kann er durch Parallelschalten von mehreren Schaltern verringert werden. In der Simulation wird zunchst ein Wert im Bereich einiger Ohm gewhlt. Schalter-IC (Maxim) Typenbezeichnung Betriebsspannung (single supply) Stromverbrauch Einfgungswiderstand Schaltzeit Schalter pro ICTabelle 3.3-10: Schalter-IC MAX393

MAX393 2,8 .. 5,4 V 2 A 20 100 nsek 4

Zunchst werden die beiden Filter fr die Schleifenbandbreiten 1 kHz und 100 kHz nach den Entwurfsgleichungen in Abschnitt 3.3.1.2 dimensioniert. Die Eckdaten der Schleife, fr die die Filter ausgelegt sind, sind in der folgenden Tabelle zusammengefat. KV 20 MHz/V K 0,5 mA N 1094 r (fe = 100 kHz) 35o r (fe = 1 kHz) 60o

Tabelle 3.3-11: Regelschleifengren

42

DECT Air Interface

Konzept

3.3 Frequenz-Synthesizer

Die VCO-Steilheit KV richtet sich dabei nach dem in Tabelle 3.3-8 beschriebenen VCO. Als Phasendetektorkonstante wird ein mittlerer Wert eingesetzt, der sich mit dem Philips-IC UMA1020M einstellen lt. Nach /8/ gilt, da der Einschwingvorgang fr eine Phasenreserve von 35o am schnellsten abluft. Fr das schnelle Filter whlt man also diesen Wert. Das System reagiert dann aber sehr sensibel auf Strungen, was im stationren Betrieb unerwnscht ist. Hier strebt man den aperiodischen Grenzfall an, mit einer Phasenreserve von 60o. Beim Entwurf des schnellen Filters wird auf die gewnschte Phasenreserve noch 50o aufaddiert, um die zustzlichen Phasennacheilungen auszugleichen. Die Werte der Filterbauteile, die sich dann ergeben, sind: R1 schnelles Filter, fe = 100 kHz, Index s langsames Filter, fe = 1 kHz, Index l 66 k 750 C1 470 pF 680 nF C2 1 pF 68 nF

Tabelle 3.3-12: Filterentwurf

Die gesamte Regelschleife wird in der Simulation auf folgende Weise nachgebildet: Eine konstante Stromquelle liefert den Strom K/N. Die Filter knnen direkt eingesetzt werden, und die Spannungsfolger werden als ideale gesteuerte Quellen mit einer Phasenverschiebung dargestellt. Eine weitere gesteuerte Quelle bildet mit einem Widerstand und einer Kapazitt einen idealen Integrierer. Damit wird der Faktor KV/s aus Gleichung 3.3-3 realisiert. Hat der Widerstand den Wert 1, mu gelten: C = 1 KV(Gleichung 3.3-28)

Zur Entkopplung wird vor dem Integrierer eine gesteuerte Quelle mit der Verstrkung 1 eingefgt. Die gemessene Ausgangsgre ist die Ausgangsspannung des Integrierers. Nun kann die offene Regelschleife nachgebildet werden. Mit der in Abbildung 3.3-14 dargestellten Schaltung wird die Schleife mit der hohen Eigenfrequenz nachgebildet. Die Umschaltung auf die kleine Bandbreite geschieht durch das Abtrennen der Operationsverstrker und das Verbinden der beiden Filter ber einen niederohmigen Widerstand, der den Schalter darstellt. Abbildung 3.3-15 zeigt den Betrags- und Phasengang, der sich in der Simulation fr das langsame Filter und die Schleifeneigenfrequenz 1 kHz ergibt.

43

DECT Air Interface

Konzept

3.3 Frequenz-Synthesizer

CMP17 C CMP7 AC CMP9 STRSTPDEC

C=(50 ) nFCMP21 VDVS CMP18 R CMP19 VDVS CMP6 VPROBE

* AC SIMULATION * SWEPT_VAR=FREQ STIMGROUP=STIMGROUP FREQ= OUTPUT_VARS=

STIMULUS STIMGROUP=STIMGROUP START=100 HZ STOP=1000 kHZ PTS PER DECADE= 101 REVERSE=NO

M=1 ANG=00.0 T=0.0

R=1 OH

M=3000000 ANG=00.0 T=0.0

AGROUND

AGROUND

AGROUND

AGROUND

CMP62 VDVS

CMP54 R

R=66 kOH

CMP4 ICS

M=(0.5/1094) mA ANG=0CMP64 C

CMP3 R

CMP42 R

C=1 pF

R=750 OH

M=1 ANG=-40 T=0.0

R=5 OH

AGROUND

AGROUNDCMP61 VDVS CMP55 R

CMP44 C

AGROUND

C=470 pF

AGROUND

CMP1 C

M=1 ANG=-40 T=0.0

R=5.0 OH

CMP43 C

C=680 nF

AGROUND

AGROUND AGROUND AGROUND

AGROUND

Abbildung 3.3-14: Nachbildung der Phasenregelschleife

-80.0 Y 100.0 X

phase(F) db(F)

M2 M1

M1 M1=-32.891E-03 I1=1.0000E+03 I2= M2 M2=-123.71E+00 I1=1.0000E+03 I2=

-180.0 -100.0

100.0 Hz 100.0 Hz

freq freq

Y1 X1 1.0 MHz X 1.0 MHz Y

Abbildung 3.3-15: Betrags- und Phasengang der langsamen Schleife

Die Simulation entspricht ziemlich genau den Vorgaben, nach denen das Filter entworfen wurde.

C=68 nF

44

DECT Air Interface

Konzept

3.3 Frequenz-Synthesizer

Bei der schnellen Regelschleife ergibt sich ein etwas anderes Bild (Abbildung 3.3-16). Hier liegt die maximale Phasenreserve unterhalb der Eigenfrequenz, und bei 100 kHz betrgt sie nur noch kanpp 33o. Dies liegt daran, da auch die R-C-Kombination nach jedem Operationsverstrker eine deutliche Phasennacheilung bewirkt.

U1

R

C

U2

Die bertragungsfunktion einer solchen Kombination lautet: U 2 ( j ) 1 ----------------- = ----------------------U 1 ( j ) 1 + jRC(Gleichung 3.3-29)

Daraus folgt der Phasengang: ( ) = a rc tan ( RC )(Gleichung 3.3-30)

Fr die Werte R = 5 und C = 68 nF ergibt sich bei 100 kHz eine zustzliche Phase von 12o, fr den greren Kondensator mit 680 nF sogar 65o. Allerdings zeigt sich bei der Simulation, da die Phasenlage in diesem Zweig kaum einen Einu auf die gesamte Schleife hat. Damit mu man nur mit dem Kondensator C2L rechnen .Y1

-80.0 Y 100.0 X

phase(F) db(F)

M1

M1 M1=-617.62E-03 I1=100.00E+03 I2= X1 M2 M2=-147.29E+00 I1=100.00E+03 I2=

M2

-180.0 -100.0 100.0 Hz 100.0 Hz

freq freq

1.0 MHz X 1.0 MHz Y

Abbildung 3.3-16: Betrags- und Phasengang der schnellen Schleife

Trotzdem lt sich diese Gre nicht mehr vollstndig kompensieren, da das schnelle Filter bereits fr eine Phasenreserve von 85o ausgelegt ist. Theoretisch kann man sich dem Grenzwert von 90o noch etwas annhern, indem man das Verhltnis der beiden Kapazitten weiter

45

DECT Air Interface

Konzept

3.3 Frequenz-Synthesizer

vergrert, oder C2S ganz weglt. Allzuviel kann man jedoch damit auch nicht mehr gewinnen. Ob sich mit der vorliegenden Beschaltung trotzdem noch ein befriedigendens Einschwingverhalten erreichen lt, mu an einem konkreten Aufbau getestet werden. Um den Phasengang zu verbessern, gibt es mehrere Mglichkeiten. Die naheliegendste ist, den Widerstand der Schalter in den Bereich von Zehntel Ohm zu bringen. Bei einem diskreten Aufbau ist dies aber mit sehr viel Aufwand verbunden. Einfacher wre es, einen Operationsverstrker mit einer kleineren Phasennacheilung im Bereich von 100 kHz einzusetzen. Hier besteht die Schwierigkeit, einen geeigneten Typen ausndig zu machen. Schlielich kann man noch versuchen, den Kondensator C2L zu verkleinern. Dies lt sich erreichen, indem man entweder die Abstimmsteilheit des VCO oder die Phasendetektorkonstante verkleinert. Auerdem ist denkbar, die Eigenfrequenz der langsamen Schleife zu erhhen oder die Phaenreserve zu verkleinern. Beides fhrt zu einer Verkleinerung von C2L.

3.3.5.4 Zusammenfassung Mit der Filterkonguration nach Abbildung 3.3-13 liegt ein Konzept vor, mit dem ein einfaches Umschalten der Bandbreite einer Phasenregelschleife mglich ist. Dabei kann grundstzlich jeder Phasendetektor eingesetzt werden, auch wenn in diesem Fall ein PFD mit Stromausgang verwendet wird. Ein zustzlicher speed-up-Ausgang des Phasendetektors wird nicht bentigt. Die beiden Filter knnen weitgehend unabhngig voneinander entworfen und auf den jeweiligen Anwendungszweck hin optimiert werden. Die Phasenreserve des schnellen Filters sollte allerdings so ausgelegt werden, da sie die Phasennacheilung der Operationsverstrker ausgleichen kann. Das beschriebene Verfahren ist in vielen Bereichen anwendbar, in denen es auf schnelle Frequenzwechsel ankommt, und nicht zu aufwendig. Zwar erfordert es einen oder mehrere Operationsverstrker, doch diese sind mittlerweile recht kostengnstig. Eine Kompensation des Offsets kann eventuell auch unterbleiben und erspart damit den Einsatz von Trimmern. Ein nicht zu unterschtzender Vorteil dieser Schaltung ist, da sie sehr einfach integrierbar ist. Neben der breiten Anwendbarkeit kann vor allem dies dazu fhren, da dieses Verfahren zur Umschaltung der Schleifenbandbreite in vielen Bereichen bernommen wird. Aus diesem Grund wurde von der Fraunhofer Gesellschaft ein Patent darauf angemeldet.

3.3.6 HilfsschleifeMit der Hilfsschleife des PLL-IC UMA1020M (Kapitel 3.3.2) wird die zweite LO-Frequenz geregelt. Sie ist konstant und betrgt 120,960 MHz. 3.3.6.1 VCO Der VCO fr diese Frequenz wird mit Hilfe des auf dem SA636 integrierten Transistors aufgebaut (siehe Abschnitt 3.2.2.3). Als Resonator kann ein einfacher LC-Parallelkreis eingesetzt

46

DECT Air Interface

Konzept

3.3 Frequenz-Synthesizer

werden, der ber die abstimmbare Induktivitt auf die gewnschte Frequenz getrimmt wird. Geregelt wird der VCO dann ber eine Kapazittsdiode, wie es auch beim VCO im Hauptkreis der Fall ist. Die Schaltung selbst stellt einen Colpitts-Oszillator dar. Laut Datenblatt kann der integrierte Transistor in dieser Konguration Frequenzen bis 150 MHz erzeugen.

C66 CONTROL 1.2P

C27 47NX7R

BASE

C13 22P

D1 BBY51

68N

C65

L3

470P

EMITTER

C14

100P

R27

?

C74 47NX7R

OUT

Abbildung 3.3-17: VCO fr 2. LO-Frequenz

3.3.6.2 Schleifenlter Die Struktur des Schleifenlters entspricht denen im Hauptkreis (Abbildung 3.3-3). Auch der Ausgangsstrom des Hilfskreises wird entsprechend dem Hauptkreis eingestellt. Nun braucht nur noch die Abstimmsteilheit des VCO und die gewnschte Eigenfrequenz der Regelung bestimmt werden, dann kann das Filter dimensioniert werden. Als Abstimmsteilheit wird der gemessene Wert nach Abschnitt 4.4.1.3 bernommen, whrend die Eigenfrequenz mehr oder weniger willkrlich auf 100 kHz gelegt wird. Die Phasenreserve soll wieder fr eine stabile Regelung im eingeschwungenen Zustand optimiert werden, also 600 betragen. Damit ergeben sich die folgenden Werte: VCO-Abstimmsteilheit KV Phasenvergleicherkonstante I Frequenzteilerfaktor N Schleifeneigenfrequenz Phasenreserve r resultierende Bauteilwerte 0,44 MHz/V 0,5 mA 70 100 kHz 60o R1 = 300 k C1 = 18 pF C2 = 1,8 pF

Tabelle 3.3-13: Kenngren Hilfsschleife

47

DECT Air Interface

Konzept

3.4 Controller

3.4 ControllerAls Controller wird ein 8051 von Intel eingesetzt. Dafr ist ein Emulator verfgbar, mit dem die Software getestet werden kann, und der auch on-chip einsetzbar ist. Damit entfllt das Brennen von EPROMs oder OTPs fr jede neue Software-Version, was in der Testphase einen erheblichen Aufwand verusachen wrde. Allerdings arbeitet der Emulator mit 5 Volt, so da das Air Interface in diesem Entwicklungsschritt auch mit dieser Betriebsspannung versorgt werden mu. Wird die Versorgung in einer spteren Version ganz auf 3 Volt umgestellt, kann ein OTP-Typ eingesetzt werden, der fr diese Betriebsspannung geeignet ist.

3.4.1 AufgabenDer Controller hat vor allem die Aufgabe, den PLL-Baustein zu programmieren. Dies geschieht ber die serielle 3-Leiter-Schnittstelle. Daneben bernimmt er die Steuerung der Antennenumschalter, das Initialisieren der power-down-Zustnde aller Komponenten des Air Interface, und die Kontrolle der umschaltbaren Schleifenbandbreite im Frequenzsynthesizer. Die logischen Signale, die er dafr erzeugt, werden in der folgenden Tabelle aufgelistet. Signal Zustand high TX5V_RX0V whrend des Sendens Hilfskreis des PLL-ICs Umschalt-VCO ENABLE_IF1 PWRDWN_PLL CTRL_SLOW whrend des Empfangens Air Interface komplett abgeschaltet im stationren Zustand (Frequenz stabil) 1. Mischer Hauptkreis des PLL-IC Schalter fr Schleifenbandbreite im Synthesizer kontrollierte Baugruppen Antennenumschalter

2. Mischer/Demodulator

Tabelle 3.4-1: Steuersignale des Controllers

Die Anweisungen erhlt der Controller von der Basisbandverarbeitung. Das heit, er stellt die Schnittstelle dar, ber die das Air Interface gesteuert wird. Fr das Modulations-, das Daten-, und das RSSI-Signal besteht dagegen eine direkte Verbindung zur Basisbandverarbeitung. Neben der Bereitstellung der Steuersignale hat der Controller zwei wichtige Aufgaben. Zum einen mu er aus dem gewnschten DECT-Kanal die Teilerfaktoren fr den PLL-IC berechnen und die erforderlichen Programmierworte zusammenstellen. Dies kann durch eine explizite Darstellung der einzelnen binren Codes in der Software geschehen, da die Anzahl der mglichen Worte klein genug ist. Zum anderen mu er die zeitliche Steuerung der schaltbaren Bandbreite im Synthesizer bernehmen. Dazu wird eine Timer-Funktion eingesetzt, die die Regelschleife fr einen festgelegten Zeitraum in den schnellen Modus schaltet. Innerhalb dieser Zeit mu sich die Schleife auf

48

DECT Air Interface

Konzept

3.4 Controller

die neue Frequenz eingeregelt haben.

3.4.2 Zeitlicher AblaufDas zeitliche Verhalten der Steuerung richtet sich nach den Erfordernissen einer DECT-bertragung und den Gegebenheiten der Basisbandverarbeitung. Dazu wird noch einmal die zeitliche Struktur einer DECT-bertragung betrachtet. Sie lt sich in zwei Abschnitte teilen, nmlich den stationren Zustand, in dem ein Datenpaket auf einer festen Trgerfrequenz empfangen oder ausgesendet wird, und den Zeitraum zwischen den Zeitschlitzen, in dem Frequenzwechsel durchgefhrt werden. Im stationren Zustand hat der Controller keine Aufgaben, die die Steuerung des Air Interface betreffen. Die Phasenregelschleifen sind eingeschwungen, und die Modulation der Ausgangsfrequenz oder das bergeben der demodulierten Daten geschieht ohne sein Zutun. Zwischen den bertragungs-Slots dagegen sind einige Steueraufgaben zu leisten. So mu der Controller eventuell eine neue Trgerfrequenz einstellen, vom Senden auf Empfang umschalten, oder unterschiedliche Baugruppen in den power-down-Zustand versetzen. Damit diese Vorgnge zum richtigen Zeitpunkt ablaufen, erzeugt die Basisbandverarbeitung ein Synchronisationssignal (sync), sobald die bertragung eines Datenpakets zu Ende ist. Ab diesem Signal kann der Zustand des Air Interface verndert werden. Die Zeit, die dafr zur Verfgung steht, ist die guard time. Ist sie abgelaufen, mu der stationre Zustand erreicht sein. Wie dieser Zustand aussehen soll, also welche Frequenz beispielsweise eingestellt werden soll, mu dem Controller schon vorher mitgeteilt werden. Die Berechnung der Teilerfaktoren und das Programmieren des PLL-ICs dauert so lange, da dafr innerhalb der guard time keine Zeit mehr ist. Dies geschieht also schon whrend des stationren Zustands. Der Kanal, der vom Air Interface eingestellt werden soll, wird von der Basisbandverarbeitung signalisiert. Dazu werden vier Bit fr die Auswahl von einem der zehn DECT-Trgerfrequenzen gebraucht, und ein Bit zur Unterscheidung zwischen Sende- und Empfangsbetrieb. Diese fnf Bit werden seriell in ein Schieberegister eingelesen und knnen dann mit einem bergabesignal (ch_read) parallel in den Controller gelesen werden. Der Controller berechnet daraus die erforderlichen Teilerfaktoren fr die Phasenregelschleife und setzt die notwendigen Programmier-Worte zusammen. Sie werden dann ber die serielle Schnittstelle in das PLL-IC eingelesen. Wenn das sync-Signal erfolgt, wird das PLL-IC durch Hochsetzen des ENABLE-Pins der seriellen Schnittstelle dazu veranlat, die neuen Teilerwerte zu bernehmen (siehe Anschnitt 3.3.2.2). Auerdem wird die Phasenregelschleife auf die hohe Eigenfrequenz umgeschaltet und ein Timer gestartet. Ist der Timer abgelaufen, mu die Schleife eingeschwungen sein, denn nun wird auf das langsame Schleifenlter zurckgeschaltet. Damit ist der nchste stationre Zustand erreicht, und die Basisbandverarbeitung kann das Ausgangssignal des Synthesizers modulieren bzw. die empfangenen Daten vom Demodulator einlesen. Die Signale, mit denen die Basisbandverarbeitung das Air Interface komplett stillegen oder andere power-down-Zustnde einstellen kann, werden direkt an den Controller bertragen. Die Abbildung 3.4-1 stellt den zeitlichen Ablauf der Steuerung noch einmal dar.

49

DECT Air Interface

Konzept

3.4 Controller

ch_read KanalSignalisierung guard time

sync Basisbandverarbeitung

stationrer Zustand

guard time

stationrer Zustand

Controller

- Einlesen des Kanals - Teilerfaktoren berechnen - PLL-IC programmieren

Timer - neue Frequenz einstellen - Regelschleife in schnellen Zustand schalten

Regelschleife zurckschalten

tAbbildung 3.4-1: Ablauf der Steuerung

3.4.3 SoftwareDie Software wurde in der Sprache C erstellt und mit dem C51-Compiler von Keil Elektronik in Assembler umgesetzt. Mit dem Intel-Emulator ICE252 kann das Programm on-chip, also zusammen mit den anderen Komponenten des Air Interface, getestet und ausgefhrt werden. Der C-Code ist in Anhang 6.7 aufgefhrt. Er besteht aus dem Deklarationsteil, in dem die Konstanten deniert und die Funktionen und globalen Variablen deklariert werden, und dem Programmteil, in dem die Funktionen selbst dargestellt sind. 3.4.3.1 Struktur Die Controller-Software gliedert sich in einen Initialisierungsteil, der nur einmal durchlaufen werden mu, und den Hauptteil, der innerhalb einer Endlosschleife liegt. Whrend der Initialisierung wird zunchst der Controller selbst konguriert: Die Ports fr Aus- und Eingabe werden entsprechend belegt, Register fr die Interrupt-Behandlung eingestellt, und das Timer-Register geladen. Danach wird das PLL-IC mit allen Werten geladen, die fr den Betrieb notwendig sind, wie z.B. die Teilerfaktoren der Hilfsschleife. Bis auf den Hauptteilerfaktor ndern sie sich nicht mehr und brauchen deshalb nur einmal eingestellt werden. Nur das Programmierwort F in Abbildung 3.3-6 wird dafr nicht geladen. Es enthlt den Wert fr den integrierten DAC, der

50

DECT Air Interface

Konzept

3.4 Controller

nicht eingesetzt wird. Als Frequenz wird der hchste DECT-Trger eingestellt und das Air Interface in den Empfangsmodus gebracht. In der Endlosschleife wartet der Controller auf die Steuersignale ch_read und sync (Abbildung 3.4-1). Zur Einstellung einer neuen Frequenz braucht jetzt nur noch ein Programmier-Wort erzeugt und in das PLL-IC gelesen werden (Wort B in Abbildung 3.3-6). Es enthlt den Faktor des Hauptteilers und bestimmt damit die Ausgangsfrequenz der Synthesizer-Hauptschleife.

Hauptprogramminit() /* konguriert den Controller: Ports, Interrupts, Timer

init_pll()

/* initialisiert das PLL-IC mit voreingestellten Werten

Steuersignale ausgeben

/* Endlos-Schleife auf ch_read warten

read_channel()

/* neuen Kanal einlesen und auswerten

entsprechende Steuersignale ausgeben

write_pll()

/* PLL-IC mit Hauptteilerfaktor programmieren

auf sync warten Daten im PLL-IC bernehmen Phasenregelschleife schnell schalten Timer einschalten

Abbildung 3.4-2: Struktogramm des Hauptprogramms

Sobald der Timer abgelaufen ist, erzeugt er einen Interrupt. In der Interrupt-Routine wird die Phasenregelschleife wieder langsam geschaltet und der Timer zurckgesetzt. Mit den Steuersi-

51

DECT Air Interface

Konzept werden die Antennenumschalter

3.4 Controller

gnalen, die der Controller erzeugt, power-down-Zustnde geschaltet. 3.4.3.2 Serielle Schnittstelle

und

die

Die serielle 3-Leiter-Schnittstelle zum PLL-IC wird mit der seriellen Schnittstelle des Controllers (RXD und TXD) und einem zustzlichen Ausgang fr das ENABLE-Signal realisiert. Dazu wird die Schnittstelle in Mode 0 konguriert. Das bedeutet, da ein Byte, das in das entsprechende Register im Controller geladen ist, ber den RXD-Pin ausgegeben wird, whrend am TXD-Pin das Taktsignal dafr anliegt. Die Datenrate betrgt 1/12 der Quarzfrequenz, in diesem Fall 1/12 von 11,059 MHz, also etwa 1 MBit/sek. Sie liegt unter der maximalen Datenrate von 10 MBit/sek, die das PLL-IC noch lesen kann (siehe Tabelle 3.3-5). Das ENABLE-Signal der 3-Leiter-Schnittstelle wird explizit im Code erzeugt und whrend der bertragung eines ganzen Programmierwortes auf Null gehalten. Mit dem Hochsetzen bernimmt das PLL-IC die gerade eingelesenen Werte. Das bernehmen des Hauptteilerfaktors wird dabei mit dem sync-Signal synchronisiert. Die serielle Schnittstelle des Controllers gibt die Daten mit dem LSB zuerst aus, whrend das PLL-IC die Daten mit dem MSB am Anfang erwartet. Die drei Byte, aus denen ein Programmierwort besteht, mssen also entsprechend invertiert werden. In diesem Fall werden die einzelnen Programmier-Bytes nicht berechnet, sondern explizit angegeben. Da sich die Programmier-Worte fr die 10 verschiedenen DECT-Trger nur um ein Byte unterscheiden, ist dieses Verfahren einfacher und schneller als eine aufwendige Berechnungs- und Invertierungsroutine.

3.4.4 Schnittstelle nach auenIn der derzeitigen Version wird das Air Interface noch stand alone betrieben, die Schnittstelle zur Basisbandverarbeitung wird noch nicht bentigt. Stattdessen wird der Controller ber eine Schalterreihe und Taster gesteuert, mit denen die Signale der Basisbandschnittstelle nachgebildet werden knnen (siehe auch Abbildung 4.2-1). Der Kanal wird mit 4 Bit parallel eingelesen, und ein weiteres Bit whlt zwischen Senden und Empfangen. Die Signale sync und ch_read werden von Tastern ausgelst. Schlielich ist noch ein weiterer Taster vorhanden, ber den ein Hardware-Reset des Controllers ausgelst weden kann.

52

DECT Air Interface

Konzept

3.5 Sendeendstufe

3.5 SendeendstufeDie Verstrkung des Ausgangssignals auf einen geeigneten Sende-Pegel soll ein integriertes Power-Modul bernehmen. Bis zu diesem Zeitpunkt waren jedoch kaum Informationen ber erhltliche Typen zu bekommen, und die Wahl eines geeigneten Bauteils bleibt einem nchsten Entwicklungsschritt des Air Interface vorbehalten. Damit auch mit der Hardware der aktuellen Version eine sinnvolle Datenbertragung mglich ist, wird im Layout ein MMIC (Monolithic Microwave Integrated Circuit) als Endstufe vorgesehen. Je nach gewnschter Leistung kann die Platine dann mit einem passenden Typ bestckt werden. Fr ein serienreifes Air Interface ist das aber keine Lsung, da die MMICs eine Versorgungsspannung von mindestens 5 V erfordern.

53

DECT Air Interface

Hardware

4.1 VCO

4 Hardware4.1 VCODer selbstentwickelte VCO (Kapitel 3.3.4) wird in dieser Version des Air Interface nicht eingesetzt. Die Ergebnisse, die erzielt worden sind, sollen hier aber trotzdem prsentiert werden.

4.1.1 AufbauKonzipiert ist der VCO fr den Einsatz auf einer Multi-Layer-Platine, auf der der Streifenleitungsresonator einfach realisiert werden kann. Fr den Testaufbau wurde jedoch eine gefrste Platine der Strke 0,5 mm gewhlt. Das Herstellen einer Multi-Layer-Version wre in dieser Phase noch zu aufwendig gew