Entwicklung eines vorausschauenden Kfz-Nachtsichtsystems für
Fußgängerschutz,
basierend auf einem Verbund von bildgebenden Umfeldsensoren
(Video/Radar).
Förderkennzeichen Laufzeit
13N9750, 13N9751, 1. August 2008 – 31. Juli 2011
13N9752, 13N9754
Projektpartner
Arbeitsgebiete
• Erstellung von Anforderungsprofilen für Konzepte und
Architekturen für
Videorechner als Erweiterung zukünftiger
Fahrerassistenz-Systeme
• Entwicklung von Algorithmen zur Fußgängererkennung (mit
Datenfusion)
• Entwicklung und Beurteilung von flexiblen FPGA
Videoprozessoren
• Aufbau von FPGA-basierten Entwicklungsplattformen mit
VLIW-
Softcore bzw. embedded Microcontroller-Core
• Test und Evaluierung im Straßenverkehr
VLIW: Very Large Instruction Word FPGA: Field Programmable Gate
Array
PROJEKTKOORDINATOR: Dr.-Ing. Martin Kunert
Robert Bosch GmbH
Telefon +49 (0) 711 811 37468 Fax +49 (0) 711 811 509004
[email protected]
Übersicht – Aufgabengebiete und Ziele
Im folgenden Bild ist die Aufgabenverteilung und Zielausrichtung
des Verbundprojektes
PROPEDES dargestellt. Es werden alle notwendigen Komponenten für
eine durchgängige
und vollständige Analyse und Validierung der geplanten Konzepte
adressiert.
DemonstratorFPGA mit
VLIW-SoftcoreProzessor
-> HW-KonzeptASIC fähig
Algorithmenfür künftige
Generationeninkl.
Referenzdatenbank
Algorithmen-entwicklungFußgänger-erkennung
undSensordaten-
fusion
PROPEDES
VideorechnerKonzeptträgerFPGA mit µC sehr großer
Leistung-> Algo-Entw.
Entwicklungs- und Evaluierungsplattformfür Video-Rechner
künftiger
Generationen
Flexibles FPGAKonzept
Prototyp hoher Flexibilität und
Leistung
Demonstratorhoher Flexibilität VLIW Architektur
EmbeddedPlattform
Generation 1
VideorechnerFPGA mit
embedded µC -Core
-> HW-Konzept Serien-SG
WeiterentwicklungVideo-Rechner
der nächsten Generation
Spezifische ProduktentwicklungVideo-Rechner
Fahrerassistenzrechner
Nach
PROPEDES
für „morgen“ für „übermorgen“
SG: Steuergerät
DemonstratorFPGA mit
VLIW-SoftcoreProzessor
-> HW-KonzeptASIC fähig
Algorithmenfür künftige
Generationeninkl.
Referenzdatenbank
Algorithmen-entwicklungFußgänger-erkennung
undSensordaten-
fusion
Algorithmenfür künftige
Generationeninkl.
Referenzdatenbank
Algorithmen-entwicklungFußgänger-erkennung
undSensordaten-
fusion
PROPEDESPROPEDES
VideorechnerKonzeptträgerFPGA mit µC sehr großer
Leistung-> Algo-Entw.
Entwicklungs- und Evaluierungsplattformfür Video-Rechner
künftiger
Generationen
Flexibles FPGAKonzept
Prototyp hoher Flexibilität und
Leistung
Demonstratorhoher Flexibilität VLIW Architektur
EmbeddedPlattform
Generation 1
VideorechnerFPGA mit
embedded µC -Core
-> HW-Konzept Serien-SG
WeiterentwicklungVideo-Rechner
der nächsten Generation
Spezifische ProduktentwicklungVideo-Rechner
Fahrerassistenzrechner
Nach
PROPEDES
für „morgen“ für „übermorgen“
SG: Steuergerät
WeiterentwicklungVideo-Rechner
der nächsten Generation
Spezifische ProduktentwicklungVideo-Rechner
Fahrerassistenzrechner
Nach
PROPEDES
für „morgen“ für „übermorgen“
SG: Steuergerät
Entwicklungs-Roadmap von Hochleistungs-Videorechnern
Eine grobe Abschätzung der notwendigen Rechnerleistung und der
dafür notwendigen
Technologie- bzw. Marktvolumen-Entwicklung kann wie folgt
skizziert werden:
1000
5000
10000
2005 2010 2015 2020
Markt-einführung
LeistungMIPS
PROPEDES
NIR ECUNIR ECUNIR ECUNIR ECU32bit µC400 MHz700 MIPS
32 32 32 32 bitbitbitbit µµµµCCCC+ FPGA+ FPGA+ FPGA+ FPGA
10.000 Stk. p.a.FPGA FPGA FPGA FPGA –––– ASIC ASIC ASIC ASIC
ÜÜÜÜbergangszonebergangszonebergangszonebergangszone
heuteZentraler FahrerZentraler FahrerZentraler FahrerZentraler
Fahrer----assistenzrechnerassistenzrechnerassistenzrechnerassistenzrechner~
10000 MIPS
ASICASICASICASIC
mehrere Mio. Stk. p. a.
übermorgen
PROPEDESPROPEDESPROPEDESPROPEDESVideorechner~ 4000 MIPS
FPGA/FPGA/FPGA/FPGA/µµµµC C C C
embeddedembeddedembeddedembedded
250.000 Stk. p.a.
morgen
1000
5000
10000
20052005 20102010 20152015 20202020
Markt-einführung
LeistungMIPS
PROPEDES
NIR ECUNIR ECUNIR ECUNIR ECU32bit µC400 MHz700 MIPS
32 32 32 32 bitbitbitbit µµµµCCCC+ FPGA+ FPGA+ FPGA+ FPGA
10.000 Stk. p.a.
NIR ECUNIR ECUNIR ECUNIR ECU32bit µC400 MHz700 MIPS
32 32 32 32 bitbitbitbit µµµµCCCC+ FPGA+ FPGA+ FPGA+ FPGA
10.000 Stk. p.a.FPGA FPGA FPGA FPGA –––– ASIC ASIC ASIC ASIC
ÜÜÜÜbergangszonebergangszonebergangszonebergangszone
heuteZentraler FahrerZentraler FahrerZentraler FahrerZentraler
Fahrer----assistenzrechnerassistenzrechnerassistenzrechnerassistenzrechner~
10000 MIPS
ASICASICASICASIC
mehrere Mio. Stk. p. a.
übermorgen
Zentraler FahrerZentraler FahrerZentraler FahrerZentraler
Fahrer----assistenzrechnerassistenzrechnerassistenzrechnerassistenzrechner~
10000 MIPS
ASICASICASICASIC
mehrere Mio. Stk. p. a.
übermorgen
Zentraler FahrerZentraler FahrerZentraler FahrerZentraler
Fahrer----assistenzrechnerassistenzrechnerassistenzrechnerassistenzrechner~
10000 MIPS
ASICASICASICASIC
mehrere Mio. Stk. p. a.
übermorgen
PROPEDESPROPEDESPROPEDESPROPEDESVideorechner~ 4000 MIPS
FPGA/FPGA/FPGA/FPGA/µµµµC C C C
embeddedembeddedembeddedembedded
250.000 Stk. p.a.
morgen
PROPEDESPROPEDESPROPEDESPROPEDESVideorechner~ 4000 MIPS
FPGA/FPGA/FPGA/FPGA/µµµµC C C C
embeddedembeddedembeddedembedded
250.000 Stk. p.a.
morgen
www.eenova.de/projekte/propedes
PROJEKTKOORDINATOR: Dr.-Ing. Martin Kunert
Robert Bosch GmbH
Telefon +49 (0) 711 811 37468 Fax +49 (0) 711 811 509004
[email protected]
