Prozessautomatisierung LU V1

Embed Size (px)

Citation preview

Vorbesprechung zu

Laborbung Prozeautomatisierung bung SPS-Regelung einer Lichtregelstrecke (LRS)

LvNr. 375.837

Laborbung LI1/2: SPS-Regelung einer Lichtregelstrecke bungsinhaltIn dieser Laborbung soll die Helligkeit in einer geschlossenen Box mit Hilfe einer speicherprogrammierbaren Steuerung (SPS) geregelt werden. Als Lichtquelle dienen zwei nebeneinander in der Box montierte, gleichwertige Glhlampen, die ber Leistungsverstrker angesteuert werden knnen. Eine Lampe dient als Streckeneingang (Uin), die zweite Lampe als Strgreneingang (Uz). Die Lichtstrke selbst wird ber einen lichtempfindlichen Widerstand (LDR), der in der Box gegenber den Lampen angeordnet ist, gemessen. Da die Lampen und der LDR nichtlineare Kennlinien aufweisen, die sich gegenseitig nicht kompensieren, liegt eine nichtlineare Regelstrecke vor. Um einen Regler im Frequenzbereich zu entwerfen, mu man daher eine geeignete Linearisierung um einen Arbeitspunkt vornehmen. Das Verhalten der Strecke wird dann bei kleinen Auslenkungen um den Arbeitspunkt untersucht.

bungsablauf1. Umwandlung des lichtstrkeabhngigen LDR-Widerstandswertes in ein Spannungssignal Uout (Aufbau der OP-Schaltung am Steckbrett) 2. Aufnahme der statischen Kennlinie Uout =f(Uin) der Regelstrecke fr verschiedene Strgren Uz als Kennlinienfeld auf einem x-y-Plotter 3. Festlegung eines geeigneten Arbeitspunktes (Uin, Uz) und Korrektur des Mesignals Uout ber die SPS derart, da im Arbeitspunkt die Ausgangsgre y=0 gemessen wird (Offsetkorrektur). 4. Ermittlung eines dynamischen Modells der Lichtregelstrecke im Arbeitspunkt 5. Entwurf eines Reglers fr die identifizierte Strecke im Bodediagramm 6. Entwurf und Programmierung eines Regleralgorithmus auf der SPS (Eingang: Istwert y, interne Sollwertvorgabe ysoll, Ausgang: Stellgre u=Uout. Achtung, fixe Verstrkung des Leistungsverstrkers von k=-2 bercksichtigen!). Test der korrekten Funktion. 7. Schlieen des Regelkreises und Kontrolle der Funktion 8. Aufnahme von Fhrungsprung- und Strungssprungantwort

Die bung wird aufgrund des groen Zeitaufwands auf 2 Halbtage verteilt abgehalten. Am ersten bungshalbtag wird der Punkt 6 (Entwurf und Programmierung eines Regleralgorithmus auf der SPS) durchgefhrt, am 2. bungshalbtag werden die Punkte 1-5,7-8 sowie eventuelle Zusatzaufgaben behandelt.

Literatur[1] [2] [3] [4] A. Weinmann, Regelungen. Analyse und technischer Entwurf, Band 1, 3. Auflage 1994 K.J. Astrm, B. Wittenmark, Computer Controlled Systems, 3. Auflage 1997 U. Tietze, Ch. Schenk, Halbleiter-Schaltungstechnik, 9. Auflage 1989 SIMATIC Automatisierungssystem S7-200, Systemhandbuch, Siemens AG, 1998

DI. G. Jambrich,

58801/37622

Seite -39-

SS 2004

Vorbesprechung zu

Laborbung Prozeautomatisierung bung SPS-Regelung einer Lichtregelstrecke (LRS)

LvNr. 375.837

Digitale ReglerAbtastregelungenAbtastsysteme zeichnen sich dadurch aus, da zeitkontinuierliche Signale in konstanten Abtastschritten kT abgetastet (Sampling) und ber die Abtastperiode konstant gehalten werden (Hold). Zustzlich kommt es in realen Systemen durch den Analog-Digital-Wandler auch zu einer Quantisierung des Signalwertes in endlich viele Stufen (Digitalisierung). Dieser Vorgang wird in Abb. 1 verdeutlicht: Das Signal y(t) wird zu den Zeitpunkten t=kT, k=0,1,2,... abgetastet - y*(kT). Wird das Signal ohne Quantisierung ber je eine Abtastperiode konstant gehalten, ergibt sich der Signalverlauf y t , die Quantifizierung fhrt auf yd(t).

y(t) y* (kT)

y(t) y*(kT) yd(t)

0

T

2T

3T

4T

5T

6T

t

0

T

2T

3T

4T

5T

6T

t

Abbildung 1 - Abtastung, Halten und Quantisierung eines zeitkontinuierlichen Signals

Diskretisierung des zeitkontinuierlichen ReglersEine einfache Mglichkeit1, einen (digitalen) Abtastregler zu entwerfen, ist, den Reglerentwurf zeitkontinuierlich durchzufhren und die entstehende Intregal-Differentialgleichung fr den Regler in einer Differenzengleichung zu nhern (siehe auch [2]). Differentiale werden dabei durch Differenzenquotienten, Integrale durch Summen genhert. Strukturell zeigt sich der bergang vom kontinuierlichen Regelkreis zum Abtastregelkreis in Abb.2.yr ef y _ e zei tkonti nuier li cher u Regl er Str ecke y

T yr ef y _ e e*

ed * zei tdi skr eter u d* ud Regl er ADC DAC (Rechner ) QuantiH al tesier er gl i ed

Str ecke

y

Abbildung 2 - zeitkontinuierlicher und zeitdiskreter Regelkreis

weitere Mglichkeiten: Entwurf im Z-Bereich (Analogon zum s-Bereich fr zeitdiskrete Systeme), Z-Transformation eines zeitkontinuierlichen Reglers, Entwurf im q-Bereich)

1

DI. G. Jambrich,

58801/37622

Seite -40-

SS 2004

Vorbesprechung zu

Laborbung Prozeautomatisierung bung SPS-Regelung einer Lichtregelstrecke (LRS)

LvNr. 375.837

Damit sich der hergeleitete zeitdiskrete Regler annhernd gleich wie der zeitkontinuierliche Regler verhlt, wird die Abtastzeit T im allgemeinen kleiner oder gleich einem Zehntel der kleinsten signifikanten Zeitkonstante2 Tsig des geschlossenen Regelkreises gesetzt. So wird gewhrleistet, da die wesentliche Systemdynamik des geschlossenen zeitkontinuierlichen Regelkreises auch durch den zeitdiskreten Regelkreis nachgebildet wird. Trotz der beschriebenen Wahl der Abtastzeit in Hinsicht auf die Systemdynamik kann aber durch das Halteglied die Stabilittseigenschaft des Systems wesentlich verndert werden: Qualitativ wirkt sich nmlich das Halteglied fr Systeme mit obiger Voraussetzung (T =) Ergebnis eines Vergleichs mit der Stackspitze UND/ODER-verknpfen (z.B. UW= E0.0 M1.5 V100.0 V101.0 A0.1 MB1,MB2 // // // // // // Bit 0 von Digitaleingang 0 an die Spitze des Stack laden invertiertes Bit 5 von Merkerbyte 1 an Spitze des Stack laden Stackspitze mit 0. Bit des 100. Variablenbyte UND-verknpfen Stackspitze mit inv. 0.Bit des 101. Var.Byte OR-verknpfen Stackspitze invertieren Stackspitze dem Bit 1 des Ausgang 0 zuweisen.

// Ergebnis des 8-Bit(Byte)-Ganzzahl-Vergleichs // (Merkerbyte Addr.1 == Merkerbyte Addr.2) in Stackspitze laden Ergebnis des Realzahl-Vergleichs (Var.doppelwort Addr.10 >= Var.doppelwort Addr.14 in Stackspitze laden - Beachte, da VD10 4 Byte lang ist nchstes Doppelwort erst erst auf Adresse 14!

VD10,VD14 // // // //

UD