Studiengang Technische Informatik (TI) Prof. Dr.-Ing ...public.beuth-hochschule.de/~rozek/pdf/VorlesungTeil3_EMC.pdf · Alfred Rozek BerlinTFH TFH-Berlin. Beispiel: PIO-Karte für

EMC45: Teil3 2.11.2003 Folie: 1 © Prof. Dr.-Ing. Alfred Rozek BerlinTFH

TFH-Berlin

.

Studiengang Technische Informatik (TI)Prof. Dr.-Ing. Alfred Rożek

nur für LehrzweckeVervielfältigung nicht gestattet

Teil 3: Parallel-I/O


TFH-Berlin

.

Beispiel: PIO-Karte für den PC

Aufbau einer einfachen PC-Interface-Kartemit dem Portbaustein 8255


TFH-Berlin

.

Centronics-Schnittstelle1

PIO - Parallel Input/Output Controller (8255)

Dieser Baustein kontrolliert die Ein- und Ausgabe über die parallele Schnittstelle.• Centronics-Schnittstelle

36-poliger Stecker, 18 Signalleitungen, 18 Masseleitungen• IBM-Schnittstelle

25-poliger Stecker, 18 Signalleitungen, 7 Masseleitungen• Maximale Kabellänge: 5 m

Ursprünglich nur für die Druckausgabe entwickelt (unidirektional), wird die parallele Schnittstelle heute auch zur bidirektionalen Kommunikation benutzt. (IEEE 1284)

Bsp.: Scanner, ZIP-Laufwerk, Kopplung zweier Computer


TFH-Berlin

.


36-pol. Canon-Steckverbindung

25-pol. AMP-Steckverbindung (female)

Anschlußbuchsen derCentronics-Schnittstelle

Timing-Diagramm der Centronics-Schnittstellemit Dreidraht-Handshake


TFH-Berlin

.


Blockdiagramm der Centronics Schnittstelle

Quelle: Messmer, PC-Hardware


TFH-Berlin

.


Pin-Belegung der IBM- und der Centronics Schnittstelle Signale und ihre Bedeutungen


TFH-Berlin

.


BIOS-Datenbereich für die parallele Schnittstelle

Adresse Größe Aufbau Inhalt Bedeutung

76543210

40:08 Wort Basisadresse LPT1 z.B. Eintrag = 78 03

40:0A Wort Basisadresse LPT2 z.B. Eintrag = 78 02

40:0C Wort Basisadresse LPT3 z.B. Eintrag = BC 03

40:0E Wort Basisadresse LPT4 Nur PC/XT (z.B. Eintrag = BC 02)

40:11 Byte xx . . . . . . installierte Hardware Zahl der parallelen Schnittstellen (00=0, 01=1, 10=2, 11=3)

40:78 Wort z.B. 14H Zeitüberschreitung LPT1 Time-out-Wert in Sekunden (z.B. 20s)

40:79 Wort z.B. 14H Zeitüberschreitung LPT2 Time-out-Wert in Sekunden (z.B. 20s)

40:7A Wort z.B. 14H Zeitüberschreitung LPT3 Time-out-Wert in Sekunden (z.B. 20s)

40:7B Wort z.B. 14H Zeitüberschreitung LPT4 Time-out-Wert in Sekunden (z.B. 20s)


TFH-Berlin

.


Pin-Nummer-- -- -- 17 15 16 14 1

Direction (0: Datenbits als Ausgang nutzbar)

Steuerregister (Basisadresse + 2)bidirektional

D7 D6 D5 D4 D3 D2 D1 D0

keineBedeutung(meist 1)

Strobe (1: Daten sind gültig)Auto Feed (1: Line Feed ausführen)

Reset (0: Init)Select In (1: Online schalten)

Interrupt-Anforderung (1: Interrupterzeugung freigegeben)Der Pegel auf der Leitung ist gegenüberdem Registerinhalt invertiert

Register-Datenbits

Datenregister (Basisadresse + 0)bidirektional

D7 D6 D5 D4 D3 D2 D1 D0D8 D7 D6 D5 D4 D3 D2 D1

Register-DatenbitsDatenleitung

9 8 7 6 5 4 3 2 Pin-Nummer

11 10 12 13 15 -- -- -- Pin-Nummer

Statusregister (Basisadresse + 1)nur lesen

D7 D6 D5 D4 D3 D2 D1 D0keine Bedeutung (meist 1)

Error (0: Störung)Select (1: Online; 0: Offline)

Paper Out (1: kein Papier)Acknowledge (0: Daten übernommen)

Busy (0: nicht empfangsbereit)

Register-Datenbits


TFH-Berlin

.


Belegung des Status- und Steuerregisters

Quelle: Messmer, PC-Hardware


TFH-Berlin

.

Standard IEEE-1284

BetriebsartenCompatibleStandardisierte Centronics Schnittstelle, max. 150 kByte/s, wird teilweise auch SPP (StandardPrinter Port) genannt, wie beispielsweise im BIOS-Setup.

NibbleDefiniert die Mindestanforderungen an ein IEEE-1284 kompatibles Gerät. Lediglich vier Leitungensind als Rückkanal definiert. Max. 50 kByte/s

ByteWurde bereits bei der Micro-Channel-Architektur (PS/2) standardmäßig verwendet. Die Datenwerden im Gegensatz zum Nibble Mode byteweise über das Datenregister (Basisadresse)ausgetauscht. Bidirektional.

EPP (Enhanced Parallel Port)Wurde von den Firmen Intel, Xircom und Zenith entwickelt und ist die gebräuchlichste IEEE-1284Implementierung. Es können bidirektional sowohl Daten als auch Adressen (max. 256) übertragenwerden. Die Übertragungsbreite beträgt maximal 2 Mbyte/s bei einer typischen Kabellänge von 5m.

ECP (Extended Capability Mode Port)Wurde durch eine Microsoft- und Hewlett-Packard Initiative in IEEE-1284 implementiert. Der ECPunterstützt eine einfache Datenkomprimierung nach RLE (Run Length Encodes). Besitzt einen16kByte großen FIFO mit DMA- und Interrupt-Fähigkeit. Die maximale Datenübertragungsrate liegtbei 2MByte/s. Bidirektional sowohl für Daten als auch für Kommandos.


TFH-Berlin

.

Enhanced Parallel Port (EPP)

Enhanced Parallel Port Data Write Cycle Enhanced Parallel Port Address Write Cycle


TFH-Berlin

.

Basisboard für den ADNP

Advanced DIL/NetPC (ADNP)


TFH-Berlin

.

Parallel-I/O (ADNP)


TFH-Berlin

.

Studiengang Technische Informatik (TI)Prof. Dr.-Ing. Alfred Rożek

nur für LehrzweckeVervielfältigung nicht gestattet

Parallel-I/O-Baustein 82C55A


TFH-Berlin

.

82C55ABlockdiagramm

Siehe hierzu auchdas Datenblatt zum 82C55A auf meiner Homepage


TFH-Berlin

.

82C55APinouts


TFH-Berlin

.

82C55AGrundoperationen


TFH-Berlin

.

82C55AMode-Definitionen

Mode-Format Definition

Bit Set/Reset Format


TFH-Berlin

.

82C55AMode 0 Port Definition


TFH-Berlin

.

82C55AMode 0: Basic Input und Basic Output

Mode 0 (Basic Input)

Mode 0 (Basic Output)


TFH-Berlin

.

82C55AMode 0: Konfigurationen1


TFH-Berlin

.



TFH-Berlin

.



TFH-Berlin

.



TFH-Berlin

.

82C55AMode 1: Operating Modes1

Input


TFH-Berlin

.



TFH-Berlin

.


Output


TFH-Berlin

.


Strobed Output


TFH-Berlin

.


Kombinationen


TFH-Berlin

.



TFH-Berlin

.

82C55AMode 2: Operating Modes2 Bidirektional

Timing Diagramm Mode 2


TFH-Berlin

.


Kombinationen


TFH-Berlin

.

82C55AÜbersichtstabelle der Betriebsartendefinition


TFH-Berlin

.

82C55AZusammenfassung: Mode 1 und Mode 2

Status Wort Format Mode 2

Interrupt Enable Flags in Mode 1 und Mode 2


TFH-Berlin

.

Beispiel: Interface für die Druckerschnittstelle

Schaltplan derInterfaceschaltung


TFH-Berlin

.

82C55AApplikationsbeispiele1

Printer Interface


TFH-Berlin

.


Key

bo

ard

un

d D

isp

lay

Inte

rfac

e

Key

bo

ard

un

d T

erm

inal

Ad

ress

Inte

rfac

e


TFH-Berlin

.


Bas

ic C

RT

Co

ntr

olle

r In

terf

ace

Dig

ital

to

An

alo

g;

An

alo

g t

o D

igit

al


TFH-Berlin

.


Bas

ic F

lop

py

Dis

k In

terf

ace

Mas

chin

en-S

teu

eru

ng

sin

terf

ace


TFH-Berlin

.


Parallel-I/O-Erweiterung für den DIL/NetPC


TFH-Berlin

.

Anwendungsbeispiel 8255 Betriebsart 0

8-Bit A/D-Wandler(Sukzessive Approximation)

Timing Diagramm


TFH-Berlin

.

Isolierte Ein-/Ausgabe (isolated I/O)

Ger

ade

Ad

ress

enU

ng

erad

e A

dre

ssen

In der angegebenen Systemkonfiguration könnenWord- und Bytetransfers unter geraderund Bytetransfers unter ungerader Adressedurchgeführt werden.

Beispiele:1) Word-Transfer mit gerader Adresse:M/IO=L, A0=L, A6=H, /BHE=LIN AX,40H oder: IN AX,DX mit [DX]=0040H

2) Byte-Transfer mit gerader Adresse:M/IO=L, A0=L, A6=H, /BHE=HOUT 40H,AL oder: OUT DX,AL mit [DX]=0040H

3) Byte-Transfer mit ungerader Adresse:M/IO=L, A0=H, A6=H, /BHE=LIN AL,41H oder: IN AL,DX mit [DX]=0041H

zu 1) A7 A6 A5 A4 A3 A2 A1 A0

0 1 0 0 0 0 0 0


TFH-Berlin

.

SN74LS138DECODERS/DEMULTIPLEXERS

Function TableFunctional Block- Diagrams and LogicQuelle: Texas Instruments


TFH-Berlin

.

SN74LS138DECODERS/DEMULTIPLEXERS

Schematics derInputs undOutputs

Symbole (alternative Darstellungen)

Quelle: Texas Instruments


TFH-Berlin

.

SN74LS373, SN74LS374, SN74S373, SN74S374OCTAL D-TYPE TRANSPARENT LATCHES AND EDGE-TRIGGERED FLIP-FLOPS

Function Tables Logic Diagrams (positive logic)Quelle: Texas Instruments

Documents

Studiengang Technische Informatik (TI) Prof. Dr.-Ing ...public.beuth-hochschule.de/~rozek/pdf/VorlesungTeil3_EMC.pdf · Alfred Rozek BerlinTFH TFH-Berlin. Beispiel: PIO-Karte für