Statische CMOS Schaltungen Aufbau und Funktionsweise von MOS Transistoren

gehalten von: Arne Schumann am: 06.05.2005

Proseminar Statische CMOS Schaltungen Prof. Dr. Zehendner

SS05

1

Inhalte – Outline

- Geschichte 03 - Bändermodell bei Halbleitern 04 - p- und n-Dotierung 05 - pn-Übergang 07 - pn-Übergang mit äußerer Spannung 08 - nMOS Aufbau 09 - MOS Struktur 11 - MOS Schwellspannung 15 - Body Effekt 16 - nMOS Schwellspannung 16 - Drainstrom 18 - Ungesättigter Stromfluss 19 - Gesättigter Stromfluss 20 - pMOS Aufbau 22 - pMOS Formeln und Unterschiede zum nMOS 22 - Schaltsymbole von MOSFETs 24 - Herstellung eines CMOS Inverters 26 - Literatur 28

2

Geschichte

- Erste Patentanmeldungen über Feldgesteuerte Halbleiter 1928 von Julius Lilienfeld und 1934 von Oskar Heil

- 1940 Dotierung und pn-Übergang von Russel Ohl - 1951 JFET von William Shockley - Einkristallsilizium löst Germanium als Hauptstoff für Transistoren ab - 1952 Das Konzept des integrierten Schaltkreises wird entwickelt - 1954 Oxid-Masken Verfahren entwickelt - 1960 Erster MOSFET hergestellt - Anfang der 60er Jahre haben integrierte Schaltkreise einige duzend Bauelemente - 1961 Erster kommerzieller Integrierter Schaltkreis - 1963 CMOS Technologie entwickelt

3

Bändermodell W/eV

Atom 2er Molekül Kristall - Verschiedene Energieniveaus, auf denen sich Elektronen aufhalten können - Bei einer Kristallstruktur wie in Halbleitern wechselwirken viele Atome miteinander - Die Niveaus der einzelnen Atome weichen minimal voneinander ab - Für den gesamten Kristall können die Niveaus daher als Bänder aufgefasst werden - Das im Grundzustand höchste besetzte Band heißt Valenzband - Bei Halbleitern hat das folgende Band (Leitungsband) einen nur geringen Abstand - Schon bei geringer Energiezufuhr wird der Halbleiter also leitend (springen Elektronen vom Valenz- ins Leitungsband [Generation - Rekombination] Eigenleitfähigkeit)

4

n-Dotierung W

x

DN

V

L

WD

Si Si

Si Si Si Si Si

Si Si

SiSiSiSiSi

P

0 - Da die Elektronen des Halbleiters nicht ausreichen um eine hinreichende Leitfähigkeit zu erreichen, dotiert man Fremdatome ein um diese zu erhöhen - n-Dotierung: Die 4-wertige Kristallstruktur wird mit 5-wertigen Atomen dotiert - Diese können ein Elektron ins Leitungsband abgeben und heißen deswegen Donatoren - Das Fremdatom bleibt als feste positive Ladung zurück - Die Majoritätsladungsträger eines n-dotierten Stoffes sind also die Elektronen - Die Minoritätsladungsträger entsprechen die Defektelektronen bzw. Löcher - Diese erhöhte Leitfähigkeit wird Störstellenleitfähigkeit genannt

5

p-Dotierung

W

x

AN

V

L

WA

Si Si

Si Si Si Si Si

Si Si

SiSiSiSiSi

B

- Bei der p-Dotierung wird mit 3-wertigen Fremdatomen dotiert - Ihr Energieniveau liegt nahe am Valenzband, weswegen sie Elektronen aus dem Valenzband aufnehmen können (Akzeptoren) - Sie erzeugen dadurch ein bewegliches Loch - Die Majoritätsladungsträger eines n-dotierten Stoffes sind also die Löcher - Die Minoritätsladungsträger entsprechend die Elektronen

6

pn-Übergang

p n

Diffusion

Feldwirkung - Bei einem pn-Übergang liegen eine p- und eine n-dotierte Schicht direkt aneinander - In der n-Schicht gibt es freie Elektronen, in der p-Schicht freie Löcher - An der Grenzschicht zwischen beiden Schichten rekombinieren diese durch Diffusion der Elektronen - Es bleiben feste Raumladungen zurück, zwischen denen sich ein el. Feld aufbaut, was der Diffusion entgegenwirkt - Sind diese beiden Effekte gleich groß, stellt sich ein Gleichgewicht ein

7

pn-Übergang

p n

Diffusion

Feldwirkung - Über eine angelegte äußere Spannung U wird der pn-Übergang gesperrt oder leitend - Liegt der Pluspol am n-Bereich, so wird die Diffusionsspannung auf UD+U erhöht - Die Feldwirkung erhöht sich, die Raumladungszonen werden zur Sperrschicht für die MajLT und der Übergang ist gesperrt - In der anderen Richtung wird die Diffusionsspannung verringert: UD-U - Die Feldstärke verringert sich, die Raumladungszonen verengen sich, der Diffusionsstrom wird begünstigt - Da der Diff.Strom aus MajLT besteht, wird der Übergang leitend

8

nMOS Aufbau

L

DrainSource

Bulk

Gate [M] Oxide [O]

Semiconductor [S]

Metal Metal

Plug Plug

n+, Nd n+, Nd

p+ Substrat, Na

- Der MOSFET hat vier Anschlüsse: Source, Gate, Drain, Bulk - Das Gate besteht aus zwei Teilen: PolySilizium und Metall - Die zentrale Region Gate-Oxid-Halbleiter bildet eine Kondensator-Struktur - Die Gatespannung kontrolliert den Stromfluss im Transistor - Erst ab einer gewissen Schwellspannung (threshold voltage) am Gate wird der Transistor leitend - Die Leitfähigkeit resultiert aus einem n-leitenden Kanal zwischen Drain und Source - Bei dem abgebildeten Transistor handelt es sich um einen Anreicherungs-Typ (Enhancement Mode) er ist selbstsperrend

9

nMOS Aufbau

Wichtige Größen: - Kanallänge L - Drain-Source Spannung VDSn - Kanallänge Aufsicht L’ (>L) - Gate-Source Spannung VGSn - Kanalbreite W - Source-Bulk Spannung VSBn - Seitenverhältnis W/L - Schwellspannung VTn - Akzeptor-Dotierungsdichte Na (cm-3) - Drain-Source Strom IDn - Donator-Dotierungsdichte Nd (cm-3)

10

MOS Struktur

Gate Oxid

M

O

S

+VG

GateMetall

Polysilizium

Vox

S

xox

p-Typ, Na

Oberflächenladung QSx

- Das Gate bildet zusammen mit dem Halbleitersubstrat eine Kondensatorstruktur - Es lässt sich also eine Kapazität C berechnen:

C = d

Ad *ε in F Cox =

ox

ox

xε

in F/cm²

- Man sieht: Ein dünnerer Isolator erhöht die Kapazität und damit die Leitfähigkeit - εox ≈ 3.9 ε0 F/cm für Siliziumdioxid und xox ca. 0.01µm oder kleiner - Damit liegt Cox in der Gegend von 10-7 F/cm² oder mehr

11

Der Feldeffekt

M O SVG

Vox

Sx

- Liegt eine positive Spannung VG am Gate an, so bildet sich ein el. Feld - Dieses Feld verursacht eine negative Ladung im Halbleiter unter dem Oxid (Feldeffekt) - Nach Kirchhoff: VG = Vox + φS

- Man sieht: Eine größere Gate-Spannung erhöht das Oberflächenpotential φS

12

MOS Struktur - Verarmung

M

O

S

+VG<VTn

GateMetall

Polysilizium

p-Typ, Na

xQB

Verarmungs-Region

- Sobald eine Spannung VG am Gate anliegt, werden durch den Feldeffekt die freien Elektronen (MinLT) des p-dotierten Halbleiters an dessen Oberfläche bewegt - Diese rekombinieren dort mit den Löchern (MajLT) - Übrig bleiben die eindotierten, unbeweglichen, neg. geladenen Akzeptoren - Dieser Vorgang wird Verarmung (depletion) genannt - Die entstandene Ladung nennt man Bulk-Ladung (bulk-charge) QB - QB ergibt sich aus: QB = - SaSi Nq φε2 in C/cm² - Mit q = 1.6*10-19C, εSi = 11.8 ε0, Na = Akzeptordotierungsdichte (typisch: 1015 cm-3) - Während der Verarmung gilt: QS ≈ QB

13

MOS Struktur - Inversion

M

O

S

+VG>VTn

GateMetall

Polysilizium

p-Typ, Na

QB

Qn

Inversionsschicht

- Überschreitet VG einen bestimmten Spannungswert (Schwellspannung VT0n), sodass keine Löcher mehr unter dem Oxid sind, setzt die Inversion (inversion) ein - Die angezogenen Elektronen können nicht mehr rekombinieren und sammeln sich in einer Inversionsschicht mit der Ladungsdichte: Qn in C/cm² unter dem Oxid - Q = CV, und somit Qn =-Cox(VG-VTn) - Bei Inversion gilt : QS = QB + Qn

- Das Oberflächenpotential bei Entstehung dieser Schicht beträgt φ ≈2|φ |S F

- φF heißt Fermi-Potential. 2|φF| hat bei einem Standart nMOS einen Wert von ca. 0.58V

14

MOS Struktur - Schwellspannung - Die Schwellspannung der MOS Struktur ist die Spannung, die überschritten werden muss, damit sich eine Inversionsschicht bildet - Bei VG = VT0n gilt noch: Qn ≈ 0 und somit Q ≈ QS B

- V=CQ , also: Vox=

ox

FaSi

ox

B

CNq

CQ |)|2(2 φε

=

- Kirchhoff: VT0n = φS + Vox = |)|2(21||2 FaSiox

F NqC

φεφ + als idealer Wert

- Nicht berücksichtigt: Ladungen im Oxid, die das el. Feld beeinflussen und Unterschiede im Material von Gate und Substrat Flachbandspannung VFB - Da die zu addierende Flachbandspannung normalerweise negativ ist, wird VT0n negativ - Schwellspannungs-Regulierungs-Ionenimplantat (threshold adjustment ion implant) - Es werden Ionen in einer Menge von DI in cm-2 implantiert

- Schwellspannung somit: VT0n = ox

IFaSi

oxFFB C

qDNqC

V ±++ |)|2(21||2 φεφ

- Akzeptorimplantat: + ox

I

CqD ; Donatorimplantat: -

ox

I

CqD ;

15

Body Bias Effekt

n+, Nd n+, Nd

p-Typ, Na

+VSBn +VDSn

+VGSn

0

VT0n

VTn

VSBn - Die Schwellspannung eines nMOS ist ähnlich der der MOS-Struktur - Hinzu kommt jedoch die Source-Bulk Spannung, die den Body Bias Effekt auslöst - Mit VSBn liegt eine Spannung in Sperrichtung über dem pn-Übergang, dies erhöht die Bulk-

Ladung QB: VTn = ox

ISBnFaSi

oxFFB C

qDVNqC

V ±+++ )||2(21||2 φεφ

- )||2||2( FSBnFTn VV φφγ −+=∆ mit aSiox

NqC

εγ 21= als Body-Bias-Faktor

- Schwellspannung des nMOS: VTn = VT0n + )||2||2( FSBnF V φφγ −+ - Man sieht: VTn kann in der Herstellung durch Cox und Na beeinflusst werden - Für einen nMOS (Anreicherungstyp) gilt per Definition: 0.5V ≤ VTn ≤ 0.9V

16

I-V Characteristics

n+, Nd n+, Nd

p-Typ, Na

VS = 0 +VDSn

+VGSn

q- IDnE

QB

Qn

- Solange VGSn < VTn, ist einer von beiden pn-Übergängen gesperrt (cutoff-Mode), hier gilt also IDn ≈ 0 - Wie bei der MOS-Struktur entsteht bei VGSn ≥ VTn eine Inversionsschicht - Die Ladung wird zusätzlich beeinflusst durch VDSn: Qn = -Cox [VGSn –VTn – V(y)] - Dabei gilt für die Grenzen V(0) = VS = 0V und V(L) = VDSn - MaW: [VGSn –VTn – V(y)] ist die Nettospannung über den Kanal an der Stelle y Die Spannung, die die Inversionsschicht unterstützt

17

I-V Characteristics - Drainstrom

n+, Nd n+, Nd

p-Typ, Na

V(0) V(L)

ydy

0 L

W

Source Drain

- Über den Widerstand eines Kanalabschnitts kommt man auf: IDn dy = µn Cox W [VGSn-VTn-V(y)] dV mit µn als Elektronenbeweglichkeit in cm²/Vs - Integriert über die Länge des Kanals ergibt sich:

IDn = dVyVVVLWk DSnV

V TnGSnn ∫ =−−

0

' )]([

- Dabei ist k’n= µn Cox der Leitwertparameter (process transconductance), da die Leitfähigkeit von µn, εox und 1/xox abhängt - βn = k’n(W/L) heisst Verstärkungsfaktor (device transconductance), da hier alle wichtigen durch die Produktion beeinflussbaren Größen enthalten sind, die den Strom erhöhen

18

I-V Characteristics – Ungesättigter Stromfluss

n+, Nd n+, Nd

p-Typ, Na

VS = 0 +VDSn

+VGSn

q- IDnE

QB

Qn

- Bei niedriger Spannung VDSn spricht man von ungesättigtem Stromfluss - Der ungesättigte Strom IDn ergibt sich also zu:

IDn = ])(2[2

]21)[( 22'

DSnDSnTnGSnn

DSnDSnTnGSnn VVVVVVVVLWk −−=−−

β

- Sobald ein Strom fließt, beginnt der Kanal sich einzuengen - Dies ist auch an der Formel für Qn zu erkennen

19

I-V Characteristics – Gesättigter Stromfluss

n+, Nd n+, Nd

p-Typ, Na

VS = 0VGSn-VTn

+VGSn

q- IDn

QB

pinch off

- Sättigung tritt ein bei VDSn = Vsat = VGSn -VTn. Einsetzen:

IDn | = satDSn VV =

22 )(2

])())((2[2 TnGSn

nTnGSnTnGSnTnGSn

n VVVVVVVV −=−−−−ββ

- Ist die Sättigung erreicht, schnürt der Kanal sich ab(pinch-off) - Einfachste Form: IDn bleibt bei Sättigung konstant auf diesem Wert - Erhöht man VDSn weiter, wird der Kanal kürzer, dadurch sinkt der Widerstand:

IDn| = satDSn VV ≥ )](1[)(

22

satDSnTnGSnn VVVV −+− λ

β

- Dabei λ ist der Kanallängen-Modulations Parameter

20

I-V Characteristics – Stromkurven

VDSn0

IDn

VGSn

VDSn0

IDn

VGSn

- Kurven für IDn bei einfacher und realer Fortführung im Sättigungsbereich 22

2])(2[

2| sat

nsatsatTnGSn

nBorderDn VVVVVI

ββ=−−=

21

pMOS

L

Gate [M]

Metal Metal

Plug Plug

p+, Na p+, Na

p+ Substrat

n-well, Nd connected to Vmax

- Um pn-Übergänge zu erzeugen wird auf das Substrat eine n-Wanne aufgedampft - Die n-Wanne ist mit der höchsten Spannung verbunden und dient als Bulk Elektrode - Die Kontrollspannung muss negativ sein, der Kanal besteht aus Löchern - Strom fließt hier von Source zu Drain

- Schwellspannung ohne Bias: VT0p = )2(212 ,.. pFdSiox

pFpFB NqC

V φεφ −− < 0

- Schwellspannung: VTp = )22( ,,0 pFBSppFppT VV φφγ −+−

22

pMOS

L

Gate [M]

Metal Metal

Plug Plug

p+, Na p+, Na

p+ Substrat

n-well, Nd connected to Vmax

- Ungesättigter Strom: IDp = ]|)|(2[2

2SDpSDpTpSGp

p VVVV −−β

- Gesättigter Strom: IDp = )](1[|)|(2

2satSDpTpSGp

p VVVV −+− λβ

- βp ist hier auch der Verstärkungsfaktor mit - k’p = µpCox als Leitwertparameter - Es gilt: µp < µn und somit: k’p < k’n. Das Verhältnis liegt bei ca. k’p ≈ 2.5 k’n

23

Schaltsymbole

Für CMOS Schaltungen sind p- und nMOSFETs als Anreicherungstypen notwendig E-Mode nMOS:

Gate

Source DrainBulk

pn+ n+

IDn

VGSn

VSBn

VDSn

+

S B D

G

-+

- +

-

E-Mode pMOS:

Gate

Source DrainBulk

n-wellp+ p+

IDp

VSGp

VBSp

VSDp

-

SBD

G

+ -

- +

+

24

Schaltsymbole

In CMOS Schaltungen werden stets beide Transistortypen verwendet (complementary) Schaltungsbeispiel CMOS-Inverter:

VDD

Vin Vout

25

Herstellung eines CMOS Inverter CMOS Inverter als integrierter Schaltkreis:

1. Oxidieren der Substrat Oberfläche

2. Maskendurchlauf für Dotierung einer p-Wanne

3. Oxidieren und Maskendurchlauf zum Dotieren von Gate und Source des pMOS

26

4. Oxidieren und Maskendurchlauf zum Dotieren von Gate und Source des nMOS

5. Oxidieren und Maskendurchlauf für die Gate-Anschlüsse

6. Maskendurchlauf für Kontakte

7. Maskendurchlauf zum Aufdampfen von Metall

27

Literatur - CMOS Logic Circuit Design John P. Uyemura, Kluwer 1999 S. 01-22+104 - Principles of Semiconductor Devices http://ece-www.colorado.edu/~bart/book/ B. Van Zeghbroeck, 2004 Professor an der Universität von Colorado - Modeling Semicondutor Devices using the VHDL-AMS Language http://www.ececs.uc.edu/~dpl/vishwa_thesis/ Vishwa Shanth R Kasula Srinivas - Tutorium - Funktionsweise des MOS-Transistors http://olli.informatik.uni-oldenburg.de/weTEiS/weteis/tutorium.htm Transistortutorium von der Universität Oldenburg - Einführung in die Halbleiter-Schaltungstechnik http://smile.unibw-hamburg.de/smile/toc.htm Holger Göbel, 2005 Springer-Verlag, Berlin - http://www.wikipedia.org Internet-Enzyklopädie deutsch und englisch

28

29