Modellierung und Simulation analoger Systemegst.tu-ilmenau.de/download/=Modellierung_und_Simulation_analoger... · 3 Übungsaufgabe 2: Grundlagen der Modellierung digitaler Schaltungen

1

Übungsaufgaben zu „Modellierung und

Simulation analoger Systeme“

Dr.-Ing. Eckhard Hennig <[email protected]>

Technische Universität Ilmenau, Wintersemester 2012/13

10.12.2012

Übungsaufgabe 1: Ruderanlage für das Flugzeugmodell

Simulation des Modells

– Simulieren Sie die Ruderanlage mit SystemVision für ein Zeitintervall

von t = 0 .. 2 s (Parameterwerte: siehe Vorlesung).

– Betrachten Sie die Verläufe des Ausgangssignals und ausgewählter

modellinterner Signale. Was fällt Ihnen auf?

Überprüfung des Systemkonzepts

– Das Ruder soll bei positiver Steuerspannung so ausgelenkt werden,

dass das Flugzeug eine Rechtskurve fliegt. Überprüfen Sie, ob dies

zutrifft.

– Falls dies nicht der Fall sein sollte, überlegen Sie sich geeignete

Korrekturen am Systemkonzept, bauen Sie diese in das

Simulationsmodell ein und validieren Sie Ihre Korrekturvorschläge.

Plausibilitätsprüfung

– Betrachten Sie den Verlauf der Motorspannung. Was fällt Ihnen auf?

Technische Universität Ilmenau – Dr. Eckhard Hennig – WS2012/13

Übungsaufgaben zu "Modellierung und Simulation analoger Systeme" 2

2

Übungsaufgabe 1: Ruderanlage für das Flugzeugmodell

Verfeinerung des Verstärkermodells

– Aufgrund der begrenzten Betriebsspannung UB kann der Verstärker

Ausgangsspannungen nur im Bereich von –UB .. + UB liefern. Überlegen

Sie sich (mindestens) ein einfaches mathematisches Modell, das diese

Begrenzung berücksichtigt.

– Erweitern Sie das VHDL-AMS-Modell der Ruderanlage um Ihr(e)

verbesserte(s) Verstärkermodell(e) und simulieren Sie das System.

Welche Auswirkungen auf das Systemverhalten beobachten Sie?

– Falls Sie mehr als ein verbessertes Verstärkermodell implementiert

haben, vergleichen Sie die Ergebnisse im Waveform-Viewer.

– Ermitteln Sie die physikalischen Gründe für das beobachtete

Fehlverhalten.

Anpassung des Systemkonzepts/der Systemparameter

– Überlegen Sie sich geeignete technische Lösungen zur Behebung des

Fehlverhaltens und simulieren Sie Ihre Lösungsvorschläge.



Übungsaufgabe 2: Grundlagen der Modellierung digitaler

Schaltungen in VHDL-AMS

Taktgenerator

– Implementieren Sie ein VHDL-Modell für

einen Taktgenerator mit den Parametern

Taktperiode tp (clock period) [s]

Tastverhältnis D (duty cycle) [%]

Startverzögerung td (start delay) [s]

Testkonfiguration für Taktgenerator

– Erstellen Sie eine Testbench für den Taktgenerator in VHDL und

simulieren Sie sie mit den Parameterwerten

tp = 1 µs, D = 50%, td = 2 µs

tp = 1.3 µs, D = 75%, td = 2.5 µs



clock

(tp, D, td)

clk

t

td

tp

D*tp

3



Logikgatter

– Entwerfen Sie ein VHDL-Modell für

einen Inverter (z = !a)

ein Und-Gatter mit zwei Eingängen (z = a & b),

jeweils mit dem Parameter

Verzögerungszeit td (delay) [s]

Testschaltung

– Simulieren Sie folgende Logikschaltung mit VHDL für t = 0 .. 10 µs.



inv

(td)

z a

and2

(td)

z a

b

clock_1

(1 µs, 50%, 2 µs)

clk_1

clock_2

(1.3 µs, 75%,

2.5 µs)

clk_2

and2_1

(100 ns) dout

inv_1

(100 ns)

clk_2q



Plausibilitätsprüfung

– Überprüfen Sie das Ergebnis der Logiksimulation im Waveform-Viewer.

– Entspricht der Verlauf der Signale clk_1, clk_2, clk_2q und dout Ihren

Erwartungen?

Schaltplaneingabe (Schematic Entry)

– Erstellen Sie eine Schaltplansymbol für den Inverter in SystemVision.

Verwenden Sie dazu die Menüfunktion „Simulation Generator

Symbol“.

– Erstellen Sie auf dem selben Wege Schaltplansymbole für die

Komponenten clock und and2.

– Geben Sie die Logikschaltung grafisch als Schaltplan ein.



4



Simulation des Schaltplans

– Erstellen Sie eine neue Testbench in SystemVision mit Ihrem Schaltplan

als Top-Level.

– Lassen Sie SystemVision eine VHDL-Netzliste der Testbench erstellen.

– Vergleichen Sie Ihre manuell erstellte Testbench-Beschreibung mit der

automatisch erzeugten Netzliste.

– Simulieren Sie die Logikschaltung und vergleichen Sie die Ergebnisse

mit der vorangegangenen Simulation.



Übungsaufgabe 3: Analyse nicht-konservativer Systeme

Gegeben sei folgendes Blockdiagramm eines Filters (Leapfrog-

Struktur)



x(t) + y(t) + k2 ∫

k1

k3

H1 H2

1

1

1 sT

2T

5

Übungsaufgabe 3: Analyse nicht-konservativer Systeme

Weisen Sie allen Knoten (Netzen) eindeutige Variablennamen zu.

Schreiben Sie die Beziehungen zwischen den Ein- und Ausgangsgrößen der Blöcke H1 und H2 im Zeitbereich und im Frequenzbereich (Laplace-Transformation) auf.

Stellen Sie das Gleichungssystem für den Filter im Frequenzbereich auf.

Reduzieren Sie das Gleichungssystem auf die für die Berechnung der Ausgangsgrößen der Summierknoten und der Beobachtungsgröße Y(s) notwendigen Gleichungen und Variablen.

– Hinweis: Eliminieren Sie dazu alle nicht benötigten Variablen durch direktes Einsetzen.

Schreiben Sie das resultierende Gleichungssystem in Matrixform.

Bestimmen Sie die Übertragungsfunktion des Filters.

Transformieren Sie die Übertragungsfunktion in ein äquivalentes Blockschaltbild, das keine Integratoren enthält.



Übungsaufgabe 4: Analyse linearer Systeme mit der

Laplace-Transformation

Gegeben sei das folgende lineare elektrische Netzwerk:

Stellen Sie die Zustandsgleichungen für uC1(t) und uC2(t) auf.

Bestimmen Sie uC1(t) und uC2(t) durch Lösung der

Zustandsgleichungen mit Hilfe der Laplace-Transformation.

Bestimmen Sie uC1(t) und uC2(t) mit Hilfe der Knotenanalyse im

Frequenzbereich.

1

2

0

1 0

2

1

1

4

1

( )

(0)

(0) 0

C

C

R

C

C

I t I

u U

u

R

C2

uC2

I0

uC1

C1

t = 0 t = 0

Technische Universität Ilmenau – Dr. Eckhard Hennig – WS2012/13 10

Übungsaufgaben zu "Modellierung und Simulation analoger Systeme"

6

Übungsaufgabe 5: Netzwerke und Graphen

Gegeben seien die folgenden zwei elektrischen Netzwerke.

a)

b)



10 Ω 10 Ω

10 Ω 150 V 30 V

2 V 1 S

3 S uc

uc 2 A 1 S


Stellen Sie die Topologie der Netzwerke a) und b) mittels eines

Graphen G grafisch dar.

Benennen Sie die Knoten und Zweige von G, legen Sie

Referenzrichtungen für die Zweige fest und notieren Sie die

zugehörigen Zweigströme und –spannungen.

Welchen Rang hat die Knoteninzidenzmatrix A von G?

Welchen maximalen Rang kann eine Schleifeninzidenzmatrix B von

G haben?

Stellen Sie die Knoteninzidenzmatrix A auf und bestimmen Sie

Rang(A).

Stellen Sie zwei verschiedene Schleifeninzidenzmatrizen B1 und B2

von maximalem Rang auf.

Zeigen Sie, dass B1 und B2 denselben Schleifenraum aufspannen.



7


Schreiben Sie den Vektor φ der Flussgrößen und den Vektor δ der

Differenzgrößen als Funktion der Zweigströme und –spannungen im

Netzwerkgraphen G.

Berechnen Sie mit Netzwerkanalyseverfahren Ihrer Wahl

– den Vektor φa für Netzwerk a),

– den Vektor δb für Netzwerk b).

Berechnen Sie den Wert des Skalarprodukts

Schätzen Sie ab, wie lange der Dozent an den beiden Netzwerken

gefeilt hat, um den oben berechneten Wert des Skalarprodukts

herbeizuführen.



, T

a b a bφ δ φ δ

Übungsaufgabe 6: Modifizierte Knotenanalyse für

heterogene Systeme

Übungsbeispiel: Ruderservo des Modellflugzeugs

Modellgleichungen für die Komponenten: siehe Vorlesung



Servo

Lastmoment MS

Stellwinkel φS

Steuer-

spannung

Batteriespannung

+

–

Verstärker

Elektromotor Getriebe

Potentiometer

(Drehwinkelmessung)

8


heterogene Systeme

Schreiben Sie die allgemeine Form der Modifizierten Knotenanalyse für folgende zwei Grenzfälle auf und bewerten Sie die Ergebnisse in Bezug auf ihre Eignung als Gleichungsformulierung für eine rechnergestützte Systemanalyse.

1. E2 = Ø

2. E2 = E

Modellieren Sie die Komponenten des Ruderservos als konservative n-Tore bzw. n-Pole (oder auch Mischformen). Achten Sie dabei auf für die MNA geeignete positive Referenzrichtungen für die mechanischen Differenzgrößen.

– Verstärker

– Elektromotor

– Getriebe

– Drehwinkelsensor (Potentiometer)




heterogene Systeme

Stellen Sie die Modifizierte Knotenanalyse für den Ruderservo für

den Fall E2 = E auf.

Implementieren Sie Ihre Komponentenmodelle für den Ruderservo in

VHDL-AMS. Verwenden Sie dabei die Sprachkonstrukte terminal

und quantity zur Modellierung der konservativen Klemmen und

Torgrößen.

– terminal port_a, port_b: nature;

– quantity delta across phi through port_a to port_b;



9

Modellierung konservativer Systeme in VHDL-AMS

Bespiel: Elektrische Kapazität

-- Library-Referenzen

library IEEE;

use IEEE.electrical_systems.all;

use IEEE.math_real.all;

-- N-Tor-Beschreibung

entity capacitor is

generic (

C: real -- Capacitance

);

port (

terminal p, n: electrical

);

end entity capacitor;



i

i

u f

Entity E

-- Beschreibung der Funktion f(u, i)

architecture behavioral of capacitor is

quantity u across i through p to n;

begin

i == C*u'dot;

end architecture behavioral;

Übungsaufgabe 7: Phase-Locked Loop

Modellieren Sie die Komponenten einer analogen Nachlauf-PLL in VHDL-AMS. Verwenden Sie konservative Klemmen/Tore.

– Phasendifferenzdetektor: idealer Multiplizierer

– Schleifenfilter mit der Übertragungsfunktion

Modellparameter: Filterkoeffizienten

– VCO

Modellparameter: Amplitude, Freilauffrequenz, Sensitivität

Erstellen Sie eine Testbench für den VCO

– VCO-Parameter

Amplitude: 0.1 V

Freilauffrequenz: 1 MHz

Sensitivität: 100 MHz/V

– VCO-Eingangssignal

Sprung von 0 V auf 0.5 mV nach 100 µs, auf 1 mV nach 200 µs



2

1 20 2

1 2

1( )

1

b s b sF s A

a s a s

10


Simulieren Sie die VCO-Testbench in SystemVision

– Zeitbereich: t = 0 .. 300 µs.

– Überprüfen Sie, ob Ihr VCO phasenkontinuierlich arbeitet.

– Stellen Sie die VCO-Frequenz über der Zeit mit Hilfe der Waveform-Messfunktionen von SystemVision dar.

Erstellen Sie ein Strukturmodell einer analogen PLL auf der Grundlage der oben entwickelten Komponenten.

– Schleifenfilter

Tiefpass 1. Ordnung mit Grenzfrequenz 20 kHz

Verstärkung: 1

– VCO

Amplitude: 0.1 V

Freilauffrequenz: 1 MHz

Sensitivität: 100 MHz/V




Erstellen Sie eine Testbench für die PLL auf der Grundlage der VCO-Testbench.

– Benutzen Sie den VCO mit den gegebenen Parametern als Referenzsignalgenerator

Simulieren Sie die PLL-Testbench in SystemVision

– Zeitbereich: t = 0 .. 300 µs.

– Stellen Sie die Modulationsspannung und die Frequenz des Oszillatorsignals über der Zeit im Waveform-Viewer dar

Vergleichen Sie die Simulationsergebnisse mit der Theorie

– Bestimmen Sie die Periodendauer des Einschwingvorgangs der PLL aus der Simulation mit Hilfe des Waveform-Viewers

– Berechnen Sie die aufgrund der Analyse im Frequenzbereich (Laplace-Ersatzschaltbild) theoretisch zu erwartende Periodendauer

– Vergleichen Sie die Ergebnisse und bewerten Sie die Qualität der Modellierung



11


Mit den gegebenen Parameterwerten ist die PLL zwar stabil, das Einschwingverhalten ist aber durch eine kleine Dämpfungskonstante D geprägt. Leiten Sie eine geeignete Maßnahme zur Verbesserung des Dämpfungsverhaltens ab.

– Berechnen Sie eine Dimensionierung der PLL-Parameter, so dass D = 0.7 (bester Kompromiss zwischen Anstiegs- und Einschwingzeit)

– Passen Sie die Parameter des VHDL-AMS-Modells entsprechend an und überprüfen Sie Ihre Lösung per Simulation

Bestimmen Sie den Ziehbereich und den Haltebereich der PLL.

Implementieren Sie ein Verhaltensmodell der Gilbert-Zelle in Bipolar-Technik unter Berücksichtigung der nichtlinearen DC-Charakteristik und setzen Sie dieses als Phasendifferenzdetektor ein.

Zeigen Sie per Modellierung und Simulation, dass die PLL zur Demodulation von FM- und PM-Signalen genutzt werden kann.



Übungsaufgabe 8: Modellierung von Unstetigkeiten



m

g

φ

Anschlag

l s

φA

12

Übungsaufgabe 8: Modellierung von Unstetigkeiten

Gegeben sei ein durch die Luftreibung D gedämpftes Pendel mit

punktförmiger Masse m an einem masselosen Faden der Länge l,

dessen freie Bewegung durch einen Anschlag eingeschränkt wird.

Stellen Sie die Bewegungsgleichung für φ(t) auf und erstellen Sie ein

VHDL-AMS-Modell für das Pendel unter Verwendung des

simultanen Break-Statements.



m

g

φ

Anschlag

l s

φA

9.81N/kg

10 kg

5 m

3 m

45

1Ns/m

A

g

m

l

s

D

(0) 90

(0) 0

Übungsaufgabe 9: Analog/Digital-Wandler

1. Implementieren Sie ein funktionales Modell (Architekturebene)

eines N-Bit A/D-Wandlers mit folgender Struktur:

– Sample-and-Hold-Stufe:

Abtastung von quantity „vin(t)“ bei steigender Flanke von bit „clk“

Ausgabe auf 1 LSB normiertes real signal „vin[n]“

– Mid-Tread-Quantizer:

Entity „IDEAL“: Quantisierung von real signal „vin[n]“ auf ganzzahlige Werte

am Ausgang real signal „vout[n]“

Enitity „SAT“: wie „IDEAL“ aber mit Sättigung bei Überschreitung des FSR



S/H dout[n]

vin(t)

clk

Coder Quantizer

13


– Diskutieren Sie in der Gruppe, wie man einen Coder für

2er-Komplementzahlen umsetzen könnte:

Umwandlung von real signal „vout[n]“ in N-Bit Vektor „dout[n]“

– Vergleichen Sie Ihren Ansatz mit der vorgeschlagenen Lösung.

2. Implementieren Sie eine Testbench

zur Bestimmung

– der Quantisierungskennlinie (blau),

– des Quantisierungsfehlers (rot).

Bestimmen Sie diese einen 8-Bit-Quantizer.

3. Erweitern Sie die Modelle zur Simulation

von Mid-Riser-Quantizern (z.B. durch weitere Architectures.)



vout[n]

vin[n]

N = 3

e[n]

A/D-Wandler: Mid-Tread- vs. Mid-Riser-Quantizer

Mid-Tread-Quantizer:

– Unsymmetrisch

– Flach im Nulldurchgang

Auswahl abhängig von Anwendung (Delta-Sigma ADC Mid-Riser)



Mid-Riser-Quantizer:

– Symmetrisch

– Flanke im Nulldurchgang

dout[n]

vin[n]

N = 3 dout[n]

vin[n]

N = 3

14

A/D-Wandler: 2er-Komplement

Standarddarstellungsform von negativen Zahlen im Binärsystem

Vorteil: keine explizite Auswertung eines Vorzeichenbits notwendig

Darstellbarer Zahlenbereich mit N Bits: [2N−1, 2N−1−1]

Beispiel für N = 4:

Verfahren zur Umwandlung von Dezimalzahlen in 2er-Komplement: http://de.wikipedia.org/wiki/2er_Komplement#Darstellung_und_Umwandlung_aus_dem_Dezimalsystem



Dezimal −8 −7 … −1 0 1 … 6 7

Binär 1000 1001 … 1111 0000 0001 … 0110 0111

2N−1 positive Zahlen 2N−1 negative Zahlen


4. Entwickeln Sie eine Testbench zur Bestimmung des zeitlichen

Verlaufs des Quantisierungsfehler und dessen Spektrums bei

sinusförmiger Anregung und Vollaussteuerung.

Verwenden Sie die Testbench um den Quantisierungsfehler des

„Mid-Riser-Quantizers“ zu untersuchen.

– Stellen Sie dafür folgende Parameter ein:

Anregungsfrequenz: 1 kHz

Anfangsphase: beliebig

Wortbreite am Ausgang: 8 Bit

– Vergleichen Sie die Simulationsergebnisse mit den in der Vorlesung

behandelten theoretischen Annahmen:

Gleicht der Zeitverlauf des Quantisierungsfehlers einem Rauschprozess?

Ist die Amplitude des Quantisierungsfehlers gleichverteilt?

Ist Leistungsdichtespektrum des Quantisierungsfehlers weiß?



15


5. Verwenden Sie die Testbench aus Aufgabe 4 zur Bestimmung des

SQNR und ENOB des 8-Bit Mid-Riser-Quantizers. Vergleichen Sie

die simulierten Werten mit den abgeleiteten Werten aus der

Vorlesung.

6. Welchen Auswirkungen haben Übersteuerung (SAT) sowie

integrale und differentielle Nichtlinearitäten (INL/DNL) auf den

zeitlichen bzw. spektralen Verlauf des Quantisierungsfehler.

7. Bestimmen Sie das SQNR und ENOB eines 8-Bit Mid-Riser-

Quantizers bei 128-facher Überabtastung. Vergleichen Sie die

simulierten Werte mit den abgeleiteten Werten aus der Vorlesung.




8. Implementieren Sie den Delta-Sigma-Modulator 1. Ordnung aus

der Vorlesung.

– Implementieren Sie ein getaktetes Verzögerungsglied.

– Implementieren Sie ein Addierglied.

– Verwenden Sie das Verzögerungs- und Addierglied um das

Schleifenfilter (Integrator) zu modellieren.

– Verwenden Sie das Schleifenfilter, ein weiteres Addierglied sowie

einen 8-Bit Mid-Riser-Quantizer um den Delta-Sigma-Modulator zu

modellieren.

– Verwenden Sie den Delta-Sigma-Modulator anstatt des einfachen

Quantisierers in der Testbench aus Aufgabe 7 (128-fache

Überabtastung) und verifizieren Sie ebenfalls das SQNR und ENOB.



16


9. Verringern Sie die Bitbreite des Quantisierers auf N = 1

(Komparator). Begutachten Sie die Signalverläufe innerhalb des

Delta-Sigma-Modulators im Zeit- und Frequenzbereich. Bestimmen

Sie auch hier das SQNR und ENOB und vergleichen Sie es mit

den theoretischen Werten aus der Vorlesung.

10. Erweitern das Modell des Delta-Sigma-Modulator aus Aufgabe 9 zu

einem vollständigen Delta-Sigma-A/D-Wandler inklusive

Dezimationsfilter.

– Implementieren Sie dafür zunächst einen getakteten Dezimator.

– Nutzen Sie nun das Addierglied sowie den Dezimator um ein CIC-

Filter (R = 128, M = 2, k = 2) zu implementieren.

– Fügen Sie nun das Dezimationsfilter in die Testbench aus Aufgabe 9

ein und verifizieren Sie dessen Funktion.





Kontakt

Dr. Eckhard Hennig

IMMS GmbH Tel.: +49 361-663 2510

Ehrenbergstraße 27 Fax: +49 361-663 2501

98693 Ilmenau

Institutsteil Erfurt

http://www.imms.de E-Mail: [email protected]

Documents

Modellierung und Simulation analoger Systemegst.tu-ilmenau.de/download/=Modellierung_und_Simulation_analoger... · 3 Übungsaufgabe 2: Grundlagen der Modellierung digitaler Schaltungen