ソリューション・エンジニアリング本部 2020.1.30

長嶺 銀河

2

◼DDRメモリの規格と種類

◼DDRメモリの波形関連の測定項目

◼波形観測の勘所 Read/Write波形の切り分け

◼観測点移動とその効果

◼DDRメモリの観測点移動の実例

◼DDRメモリの規格と種類

◼DDRメモリの波形関連の測定項目

◼波形観測の勘所 Read/Write波形の切り分け

◼観測点移動とその効果

◼DDRメモリの観測点移動の実例

各項目の解説に加えて …

3

そこが知りたい！

詳細解説

4

※DDR5は現在規格策定中※GDDR5/GDDR6等も策定

J E D E C J C - 4 2 S o l i d S t a t e M e m o r i e s C o m m i t t e e が 制 定

DDRメモリの規格

JEDEC LPDDR5 SDRAM Standard

規格番号 定義内容

JESD79-2F DDR2 SDRAM SPECIFICATION

JESD209-2F Low Power Double Data Rate 2 (LPDDR2)

JESD79-3F DDR3 SDRAM SDRAM Standard

JESD79-3-1A.01 1.35 V DDR3L-800～1866 (addendum)

JESD79-3-2 1.25 V DDR3U-800～1600 (addendum)

JESD209-3C Low Power Double Data Rate 3 (LPDDR3)

JESD79-4B DDR4 SDRAM

JESD209-4B Low Power Double Date Rate 4 (LPDDR4)

JESD209-4-1 LPDDR4X (addendum)

JESD209-5A LPDDR5

Keysight TechnologiesはBoD (Board of Directors)として参加

5

ど の D D R 規 格 か ら 観 測 点 移 動 は 有 効 か ？

「低速動作」時には通常必要ない

規格 スピード・グレード[Mbps]

DDR3 800 – 2133

DDR4 1600 - 3200

LPDDR4 533 - 4267

→ DDR4やLPDDR4で高速動作している場合に効果が高い

6

Controller

Memory Controller DRAM

200Mbps

400Mbps

800Mbps全く違う

かなり違う

少し違う

4133Mbps測定困難

Rx端 Tx端

READ

長めの伝送路の場合

測定位置による波形の違いが顕著 ＝ 観測点移動が有効

7

◼DDRメモリの規格と種類

◼DDRメモリの波形関連の測定項目

◼波形観測の勘所 Read/Write波形の切り分け

◼観測点移動とその効果

◼DDRメモリの観測点移動の実例

8

◼ Clock信号（差動）

メモリコントローラーがDRAMに供給

◼ DQS信号（差動）

Read時はメモリから供給

Write時はメモリコントローラーから供給

◼ DQ（シングルエンド）

Read時はメモリから供給

Write時はメモリコントローラーから供給

◼ Address/Command信号（シングルエンド）

メモリコントローラーがDRAMに供給

D o u b l e D a t a R a t e - S D R A M

DDR-SDRAMで使用する信号

例: DDR4 x16 であれば、DQは16のシングルエンド配線になる

Memory

Controller

CLK

DQS

DQ

CMD/ADDR

DQS

DQ

DRAM

DRAM

fly-by

(Clk distribution)

Peer to peer

(Source Synchronous)

9

▪ VH,VL

▪ Slew Rate

▪ Overshoot

▪ Crosspoint

▪ Clock Timing

▪ Clock-DQS timing

▪ DQS-DQ Setup/hold

▪ Address, CS, CA setup/hold

▪ Eye Pattern(Input/Write)

メ モ リ I C 単 体 の 動 作 仕 様 を メ モ リ 端 で 規 定

DDRメモリ規格の波形関連のパラメータ

DDR4 JESD79-4B

LPDDR4 JESD209-4B

DRAM

50Ω

Output(Read) Input(Write)

DRAM

at DRAM

（Pin or Die Pad）

テストポイント

特に重要

JEDEC仕様の主語は「メモリIC」

10

J E D E C D D R メ モ リ 仕 様 の 電 気 / T I M I N G パ ラ メ ー タ ー の 定 義 は ど の よ う な も の か ？

そこが知りたい!ポイント2

Symbol 1600/1867 2133/2400 3200 4266 Unit

min max min max min max min max

tDQSQ - 0.18 - 0.18 - 0.18 - 0.18 UI

tQH 0.38 - 0.38 - 0.38 - TBD - UI

Symbol 1600/1867 2133/2400 3200 4266 Unit

min max min max min max min max

VdlVW - 140 - 140 - 140 - 120 mV

TdlVW - 0.22 - 0.22 - 0.25 - 0.25 UI

Read時のTiming 仕様 Setup/Hold

Write時のTiming 仕様 Eye Diagram(+ Mask)

代表的なデータレートに対して、パラメーターとその定義、及び、規定値が示されている

11

D D R 4 / L P D D R 4 - R E A D は S E T U P / H O L D で 評 価

Memory

Controller

CLK

DQS

DQ

CMD/ADDR

DQS

DQ

DRAM

DRAM

測定パラメータ

評価対象信号: DQS | DQ

DQS

DQ

ｔDQSQ ｔQH

12

D D R 4 / L P D D R 4 - W R I T E は E Y E で 評 価

評価対象信号: DQSとDQ

Vcent=仮想Vref

tDIVW

vDIVW

測定パラメータ

Vcent= DQアイの時間軸開口が最も広い電圧

Memory

Controller

CLK

DQS

DQ

CMD/ADDR

DQS

DQ

DRAM

DRAM

13

安 定 し た 測 定 を 行 う た め の D U T の 推 奨 設 定 は あ る か ？

そこが知りたい！ポイント3

✓ クロックレート(データレート)を固定する（主にLPDDRにおいて）✓ 測定が終わるまで動作が停止しない✓ 以下のいずれか、又は、すべてのトランザクション

✓ Read→Writeを交互に繰り返す✓ Readだけ繰り返す（Writeは発生しない）✓ Writeだけ繰り返す（Readは発生しない）

✓ バースト間のIdle区間を短くする→ Idle区間が長いと完全に停止している状態と区別がつきにくい

✓ 読み書きする値は、ランダム的な値にする→ 0連続や1連続は、パルスが発生しないのでそもそも測れない

14

DDR4-2400の波形

測りやすい例

15

クロックがバースト

DQ/DQSの振幅が途中で変わる

バースト間隔が長い

Data rate が途中で変わる

測りにくい（又は測れない）例

LPDDR4-3200の波形

16

◼DDRメモリの規格と種類

◼DDRメモリの波形関連の測定項目

◼波形観測の勘所 Read/Write波形の切り分け

◼観測点移動とその効果

◼DDRメモリの観測点移動の実例

17

ACT

ROW

READ

COL

CLK

Command

Address

Data(DQ)

Data Strobe(DQS)

→ この方法は確実だが物理的に半田付けする信号が多く手間がかかる

オシロスコープのMSO

機能でトリガ

プローブの束…

18

C O M M A N D 信 号 無 し で R E A D 波 形 と W R I T E 波 形 の 切 り 分 け は で き る の か ？

そこが知りたい!ポイント4

READ WRITE

このゾーンを通らない波形

このゾーンを通る波形

DQS

DQ

Data (edge aligned) Data (centered aligned)

Read Burst Write Burst

バースト動作時のDQS/DSのエッジの位相関係からInfiniiScanで切り分け可能

19

Step1

Trigger

&

InfiniiScan

20

有 効 な D Q S 範 囲 で ア イ を 描 画 す る

Gatingで測定したいバーストを切り出す

READ WRITE

Write の GatingRead の Gating

21

Step2

Gating

Step3

RTEye

22

◼DDRメモリの規格と種類

◼DDRメモリの波形関連の測定項目

◼波形観測の勘所 Read/Write波形の切り分け

◼観測点移動とその効果

◼DDRメモリの観測点移動の実例

23

実 測 と シ ミ ュ レ ー シ ョ ン の 活 用

測定波形（観測できる点）

観たい観測点（観測不可点）

計算により正確に推定する

Tx Rx

伝達関数(入力対出力の関連を決める関数)

別名: Virtual Probing

24

終端Sパラメータ伝送路Sパラメータ

TP1 TP2

デモ用FPGA

Tx ボード(1Gbps -

PRBS7)

25

TP2

Ch2

TP1側にCh1を、TP2側にCh2をプロービングして波形を取得

TP1

Ch1

26

27

28

◼DDRメモリの規格と種類

◼DDRメモリの波形関連の測定項目

◼波形観測の勘所 Read/Write波形の切り分け

◼観測点移動とその効果

◼DDRメモリの観測点移動の実例

本日の内容

29

測 定 で き る テ ス ト ポ イ ン ト ｜ 測 定 で き な い テ ス ト ポ イ ン ト

InfiniiMax probe

Memory Controller

DRAM

Interposer

Evaluation board

viavia

TP3TP2

TP５

TP1

TP4

TP６

Output(Read)信号の終端位置

・Input(Write)信号の終端位置・JEDEC規格の測定ポイント

(Input/Output 両方)

▪ TP3, TP4, TP5: プローブで直接測定できるテストポイント▪ TP1, TP2, TP6: プローブで直接測定できないテストポイント

30

DRAM2

D D R 4 - 2 4 0 0 対 応

DRAM1

表層の引き出し端子にプローブヘッドを半田付け※プローブヘッドに特殊な改造や加工は一切不要

DDR-SDRAM

BGAプローブ・アダプタ

スペーサー

+RITAエレクトロニクス製BGAインターポーザー

（DDRメモリ搭載基板とDDRメモリとの間にBGA Interposer を挟むように実装）

基板背面に貫通Via有り

31

実 機 検 証 の シ ナ リ オ の ま と め

回路モデルが正しいことを実機実測波形とInfiniiSimで検証する

ADS / SIPro で回路モデルを準備する

回路モデルのチューニング

測定や設定の間違い修正

Step1

Step2

Step3

Step4

Step5

Case1

Case2

Case3

回路モデルの変更

正しい回路モデルを使ってInfiniiSimでDRAMのDie PadのWrite波形を正確に予測する

正しい回路モデルを使ってInfiniiSimでMemory Controller端のRead波形を正確に予測する

上記で得られた観測点移動波形でJEDECのパラメータを検証する(測定器の自動測定ソフトウェア等)

32

M E M O R Y C O N T O R O L L E R 側 か ら D R A M 側 へ の 観 測 点 移 動 の 試 行

Memory Controller DRAM

viavia

TP1

(実測) TP2’

(VP)

TP2

(実測)

Write

✓ Memory Controllerの実装基板背面Via(TP1)からDRAMの実装基板背面Via(TP2’)を予測

✓ TP2とTP2’が一致（回路モデルは正しい）

33

Tx Rx

Memory

Controller DRAM

TLine

Via Via

Port1 Port2

PKG

Term

ADS/SIProでIBISとレイアウトの電磁界解析結果を1つのS-parameter 及び Transfer Function ファイルに集約

生成したS-parameter

に終端情報も含むためPort2より先はOpen(Hi-Z)に設定

観測点移動

34

35

T F 2 ・ T F 4 フ ァ イ ル を 選 択 す る だ け で I N F I N I I S I M を 適 用 可 能

ADSで生成したS-parameter

を使用してInfiniiSim上で回路

モデルから伝達関数を生成・適用

ADSで生成した伝達関数をInfiniiSimに適用

どちらでも同じ結果になる

36

D R A M 側 R X の 終 端 位 置 の 波 形 を 確 認

Memory Controller DRAM

viavia

TP2’

(VP)

TP2

(実測)

Write

✓ 回路モデルが正しいことはCase1で検証済み✓ DDRメモリの実装基板背面Via(TP2)から

メモリIC内のDie Pad波形(TP2’)を予測

37

I N F I N I I S I M の 設 定 を 失 敗 す る と ど う な る か ？

そこが知りたい!ポイント5

例1: 回路モデル設定でSim側だけ設定を忘れてIdeal Thruのまま（＝De-embeddingの操作になる)

例2: 方向性のあるS-

parameterでFlip設定を間違える

例3: Filter の Time Span

が短い(=Step応答が収束

せずに途中で途切れている)

38

F P G A 側 R X の 終 端 位 置 の 波 形 確 認

Memory Controller DRAM

viavia

TP1

(実測)

TP2

(実測)

Read

TP1’(VP)

✓ DDRメモリの実装基板背面Via(TP2)からMemory Controller端波形(TP1’)を予測

✓ TP1 = TP1’ を検証

39

Tx Rx

DRAM

Memory

Controller

TLine

Via Via

Port2 Port1

PKG

Term

ADS/SIProでIBISとレイアウトの電磁界解析結果を1つのS-parameter 及び Transfer Function ファイルに集約

生成したS-parameter

に終端情報も含むためPort1より先はOpen(Hi-Z)に設定

観測点移動

※Case1 とTx/Rxが逆になる → Port2からPort1の伝達関数を生成

40

41

プ ロ ー ブ 負 荷 の 影 響 を 考 慮 す る と 観 測 点 移 動 波 形 に 影 響 が あ る か

そこが知りたい!ポイント6

プローブが特性がよければ影響は少ない

✓ 回路モデルが正確かどうかのほうが重要

✓ 測定ではADSで作成し

た回路モデルを再利用するのがベスト（InfiniiSimによるモデル作成機能は限定的）

ADSやSIProを使用して信頼性の高いモデルを作ることが観測点移動の大前提

42

推 奨 さ れ る 測 定 器 は ？

✓超低ノイズ < 1.0 mV rms to < 0.5 mV rms

✓超低残留ジッタ 20 fs rms

✓最高の有効ビット性能 10bit ADC

> 5.4 bits @ 110 GHz | > 5.5 bits @ 70 GHz | > 6.0 bits @ 33 GHz

✓圧倒的なデータ処理スピードHWエンジンが大容量波形データを高速処理→ 256GSa/s 10Bit ADC 2Gpts Memory x 4Ch

地上最強のオシロスコープ

13GHz ～ 110GHz

DDR3/LPDDR3

DDR4/LPDDR4

DDR5

LPDDR5

D9030DDRC

D9040DDRC

D9050DDRC

D9050LDDC

DDRメモリ 自動測定ソフトウェア～ DDR5/LPDDR5まで好評発売中！

Infiniium UXR シリーズ

43

超小型プローブヘッドの決定版

MX0100 Micro Probe Head = 25GHz

N2839A 手持ち型プローブヘッド 21GHz

MX0106A 耐熱型プローブヘッド 23GHz

-55℃ ～ +150 ℃

44

◼ DDRメモリの規格と種類

◼ DDRメモリの波形関連の測定項目

◼ 波形観測の勘所Read/Write波形の切り分け

◼ 観測点移動とその効果

◼ 観測点移動の実例

まとめ

◼ Infiniium UXR0134A オシロスコープ

◼ InfiniiMax プローブ MX0023◼ RITAエレクトロニクス製

DDRメモリ BGA Interposer◼ 自動測定ソフトウェア

◼ D9030DDRC DDR3/LPDDR3◼ D9040DDRC DDR4/LPDDR4◼ D9050DDRC DDR5◼ D9050LDDC LPDDR5

◼ キーサイトの設計ツール◼ ADS … Advanced Design System◼ SIPo◼ DDR Memory Designer

実測とシミュレーション両方のことを相談できるのは、、、

キーサイトだけですね！！

測定器とツール