Analog-Digital Wandler

Preview:

DESCRIPTION

Analog-Digital Wandler. Integrating single-slope and dual-slope ADCs Flash ADC ADCs basiert auf sukzessiven Approximationen Subranging ADCs Zyklischer ADC Sigma-Delta ADC. ADC Eigenschaften. ADC Eigenschaften: 1) Geschwindigkeit - PowerPoint PPT Presentation

Citation preview

1Ausgewählte Themen des analogen Schaltungsentwurfs

Analog-Digital Wandler Integrating single-slope and dual-slope ADCs Flash ADC ADCs basiert auf sukzessiven Approximationen Subranging ADCs Zyklischer ADC Sigma-Delta ADC

2Ausgewählte Themen des analogen Schaltungsentwurfs

ADC Eigenschaften ADC Eigenschaften: 1) Geschwindigkeit 2) Genauigkeit (Accuracy) max Signal / max (INL, DNL, Noise) 3) Leistungsverbrauch 4) Auflösung (Resolution) (number of output bits)

0 1 2 3 Vin

Vin

Vin

DNL

Code

Analoges Mittelwert für Code 0

Vin-Code*Slope Perfekt

Realistisch

3Ausgewählte Themen des analogen Schaltungsentwurfs

Flash ADC Schnell Hoher Leistungsverbrauch ~ SNR3

KL

Ain

Dout

Flash ADC

KomparatorWiderstände

4Ausgewählte Themen des analogen Schaltungsentwurfs

Einfacher komparator Geschwindigkeit ~ Ibias/C Fehlerquelle: Mismatch zwischen

Transistoren

InN InP Out

5Ausgewählte Themen des analogen Schaltungsentwurfs

Matching Matching hängt von Transistorfläche ab!

)('ThGSox VV

LWCI

)4

(4' ThiGSoxges

VV

LWCI

2/4 ThiThi VV

WLVThi ~

6Ausgewählte Themen des analogen Schaltungsentwurfs

Rauschen

Die Zahl der Freiheitsgrade eines Systems spielt in der Thermodynamik eine Rolle, da sich die Energie gleichmäßig auf die einzelnen Freiheitsgrade verteilt

2

21CuE kTE

21

kTuCE21

21 2

CkTu 2

Ein Freiheitsgrad!

7Ausgewählte Themen des analogen Schaltungsentwurfs

Single-Slope ADCs Einfach Gute Genauigkeit Langsam

CVIn

Ramp

ANDClk

CNT

VIn Ramp

Zeit wird “gezählt”

8Ausgewählte Themen des analogen Schaltungsentwurfs

Integrating single-slope ADCs

AC

-Vin

Thr ANDClk

CNT

RC

T

v

RCV

TV inth

Zeit wird “gezählt”

Thr

Vout

Vout

9Ausgewählte Themen des analogen Schaltungsentwurfs

Integrating dual-slope ADC

A

-Vin

Ref

ANDClk

CNT

RC

RCV

TV in

ref

max

RCV

TV ref

meas

max

ref

in

ref

meas

VV

TT

CThr

Zeit wird “gezählt”

Vout

Tref Tmeas

MSB

MSB

refref

measin V

TTV

10Ausgewählte Themen des analogen Schaltungsentwurfs

ADC basiert auf sukzessiven Approximationen

DACK

Ain

D?

Komparator

11Ausgewählte Themen des analogen Schaltungsentwurfs

ADC basiert auf sukzessiven Approximationen - Algorithmus

B(n-i) = 1VDA+=Vref/2i

B(n-i) = 0

i = i +1

neinVin>VDA

Zeit

VDA

Vin

Vref

i=1VDA=0

B(n-i) = 1VDA-=Vref/2i

12Ausgewählte Themen des analogen Schaltungsentwurfs

DAC – Realisierung mit Stromquellen

KLDin

Aout

13Ausgewählte Themen des analogen Schaltungsentwurfs

DAC - Matching

KLDin

Aout

)('ThGSox VV

LWCI

)( ThGS

Th

VVdV

IdI

LWC

IdV

IdI

oxTh

WLdVTh /1~

14Ausgewählte Themen des analogen Schaltungsentwurfs

Realisierung der Logik

DACK

Ain

?

State Maschine

Ready

Eval

If(Ready&Start) D=1If(Eval) D=comp

Else D=Q

Stop

StartIn

StartOut

Reset

Reset

StartInReady Eval Stop

Ready Eval Stop

0 1 1/0

Ck

Ck

StartIn

StartOut

D Q

Q

15Ausgewählte Themen des analogen Schaltungsentwurfs

ADC mit gewichteten Kondensatoren

KCC2C4C8C

Vin Vref

16Ausgewählte Themen des analogen Schaltungsentwurfs

ADC mit gewichteten Kondensatoren

KCC2C4C8C

Vin Vref

0

Vin

17Ausgewählte Themen des analogen Schaltungsentwurfs

ADC mit gewichteten Kondensatoren

KCC2C4C8C

Vin Vref

0

Vin

18Ausgewählte Themen des analogen Schaltungsentwurfs

ADC mit gewichteten Kondensatoren

KCC2C4C8C

Vin Vref

-Vin

01

19Ausgewählte Themen des analogen Schaltungsentwurfs

ADC mit gewichteten Kondensatoren

KCC2C4C8C

Vin Vref

-Vin

01

20Ausgewählte Themen des analogen Schaltungsentwurfs

ADC mit gewichteten Kondensatoren

KCC2C4C8C

Vin Vref

-Vin+Vre/2

Vref0 oder 1

21Ausgewählte Themen des analogen Schaltungsentwurfs

ADC mit gewichteten Kondensatoren

KCC2C4C8C

Vin Vref

-Vin+Vre/2

Vref0!

22Ausgewählte Themen des analogen Schaltungsentwurfs

ADC mit gewichteten Kondensatoren

KCC2C4C8C

Vin Vref

-Vin

Vref1

23Ausgewählte Themen des analogen Schaltungsentwurfs

ADC mit gewichteten Kondensatoren

KCC2C4C8C

Vin Vref

-Vin+Vref/4

00 oder 1

24Ausgewählte Themen des analogen Schaltungsentwurfs

ADC mit gewichteten Kondensatoren

KCC2C4C8C

Vin Vref

-Vin+Vref/4

01

25Ausgewählte Themen des analogen Schaltungsentwurfs

ADC mit gewichteten Kondensatoren

KCC2C4C8C

Vin Vref

-Vin+Vref/4+Vref/8

00 oder 1

26Ausgewählte Themen des analogen Schaltungsentwurfs

ADC mit gewichteten Kondensatoren

KCC2C4C8C

Vin Vref

-Vin+Vref/4+Vref/8

01

27Ausgewählte Themen des analogen Schaltungsentwurfs

ADC mit gewichteten Kondensatoren

KCC2C4C8C

Vin Vref

-Vin+Vref/4+Vref/8

00 oder 1

28Ausgewählte Themen des analogen Schaltungsentwurfs

ADC mit gewichteten Kondensatoren

KCC2C4C8C

Vin Vref

-Vin+Vref/4+Vref/8

01

29Ausgewählte Themen des analogen Schaltungsentwurfs

ADC mit gewichteten Kondensatoren

KCC2C4C8C

Vin Vref

-Vin+Vref/4+Vref/8

01

ADC = 0111

30Ausgewählte Themen des analogen Schaltungsentwurfs

Asynchroner ADC

KC2C4C8C

StartInComp

Finish

~Reset

Ready

OR

0StartIn & ~ Finish & ~Done

1

Done

DoneDone & Hi & ~Finish

HiLo

Res StartOutRes

InSample

Res Res

Bit

Bit1 Bit0

Asynchroner ADC: Komparator

31Ausgewählte Themen des analogen Schaltungsentwurfs

res res

res

res

InP OutP OutNInN

32Ausgewählte Themen des analogen Schaltungsentwurfs

Asynchroner ADC

KC2C4C8C

StartInComp

Finish

~Reset

Ready

OR

0StartIn & ~ Finish & ~Done

1

Done

DoneDone & Hi & ~Finish

HiLo

Res StartOutRes

In

Res Res

Bit

Bit1 Bit0

C2C4C8C

Evaluate

Sample

33Ausgewählte Themen des analogen Schaltungsentwurfs

34Ausgewählte Themen des analogen Schaltungsentwurfs

35Ausgewählte Themen des analogen Schaltungsentwurfs

36Ausgewählte Themen des analogen Schaltungsentwurfs

37Ausgewählte Themen des analogen Schaltungsentwurfs

38Ausgewählte Themen des analogen Schaltungsentwurfs

4-bit Subranging ADC

SH 2bit ADC 2bit DAC+

2bit ADC

0 1 2 3

X4

ErrRNRNIn LSBLSB 21 )(4

4/)4/( 21 ErrRNNIn LSB

Ain

N1 N2

Vin, Vdac

Vinx

-

+

Vin

Err 4/)4/)22(22( 00

11

00

11 ErrRccbbIn LSB

SH+

Ain

N1 N2

39Ausgewählte Themen des analogen Schaltungsentwurfs

4-bit Subranging ADC

2bit ADC 2bit DAC 2bit ADCX4

0 1 2 3 Vin

Err

-

+

x

Vin

Vin, Vdac

4/)4/)22(22( 00

11

00

11 ErrRccbbIn LSB

4/)4/( 21 ErrRNNIn LSB

ErrRNRNIn LSBLSB 21 )(4

40Ausgewählte Themen des analogen Schaltungsentwurfs

4-bit Subranging ADC

2bit ADC 2bit DAC 3bit ADCX2

ErrRNRNIn LSBLSB 2/)(2 21

2/)4/( 21 ErrRNNIn LSB

0 1 2 3 Vin

Err

-

+

x

Vin

Vin, Vdac

+

2/)4/)222(22( 00

11

22

00

11 ErrRcccbbIn LSB

N1 N2

41Ausgewählte Themen des analogen Schaltungsentwurfs

3-bit Subranging ADC

1.5bit ADC 1.5bit DAC 1.5bit ADC

-1 0 1

X2-

+

Vin

x

Vin ErrRNRNIn LSBLSB 21 )(2

2/)2/( 21 ErrRNNIn LSB

Vin, Vdac

Err

+

2/)2/)()(( 2211 ErrRcbcbIn LSB

42Ausgewählte Themen des analogen Schaltungsentwurfs

3-bit Subranging ADC

1.5bit ADC 1.5bit DAC 1.5bit ADC

-1 0 1

X2-

+

Vin

x

Vin ErrRNRNIn LSBLSB 21 )(2

Vin, Vdac

Err

+

2/)2/( 21 ErrRNNIn LSB

2/)2/)()(( 2211 ErrRcbcbIn LSB

43Ausgewählte Themen des analogen Schaltungsentwurfs

Algorithmischer ADC

1.5bit ADC 1.5bit DACX2

-

+

x

Vin

Vin

-1 0 1

Vin, Vdac

+

44Ausgewählte Themen des analogen Schaltungsentwurfs

Algorithmischer ADC

1.5bit ADC 1.5bit DACX2

-

+

x

Vin

Vin

-1 0 1

Vin, Vdac

+1

45Ausgewählte Themen des analogen Schaltungsentwurfs

Algorithmischer ADC

1.5bit ADC 1.5bit DACX2

-

+

x

Vin

Vin

-1 0 1

Vin, Vdac

+1

46Ausgewählte Themen des analogen Schaltungsentwurfs

Algorithmischer ADC

1.5bit ADC 1.5bit DACX2

-

+

x

Vin

Vin

-1 0 1

Vin, Vdac

+1 2

47Ausgewählte Themen des analogen Schaltungsentwurfs

Algorithmischer ADC

1.5bit ADC 1.5bit DACX2

-

+

x

Vin

Vin

-1 0 1

Vin, Vdac

+1 2

48Ausgewählte Themen des analogen Schaltungsentwurfs

Algorithmischer ADC

1.5bit ADC 1.5bit DACX2

-

+

x

Vin

Vin

-1 0 1

Vin, Vdac

+2 2

49Ausgewählte Themen des analogen Schaltungsentwurfs

Algorithmischer ADC

1.5bit ADC 1.5bit DACX2

-

+

x

Vin

Vin

-1 0 1

Vin, Vdac

+2 2

50Ausgewählte Themen des analogen Schaltungsentwurfs

Algorithmischer ADC

1.5bit ADC 1.5bit DACX2

-

+

x

Vin

Vin

-1 0 1

Vin, Vdac

+2 3

51Ausgewählte Themen des analogen Schaltungsentwurfs

Algorithmischer ADC

1.5bit ADC 1.5bit DACX2

-

+

x

Vin

Vin

-1 0 1

Vin, Vdac

+2 3

52Ausgewählte Themen des analogen Schaltungsentwurfs

Algorithmischer ADC

1.5bit ADC 1.5bit DACX2

-

+

x

Vin

Vin

-1 0 1

Vin, Vdac

ErrRNRNRNRNIn LSBnLSBnLSBLSB )...))(2(2...(2 121

111 2

)2(2

n

n

i

inin

ErrNRIn

+

111 2

)2)((2

n

n

i

iniin

ErrcbRIn

53Ausgewählte Themen des analogen Schaltungsentwurfs

Pipeline and Cyclic ADC

Ck1 Ck2 Ck1 Ck2 Ck1 Ck2 Ck1 Ck2

Ck1 Ck2

S

In

InPipeline

Cyclic Needs two iputs and sample signal

54Ausgewählte Themen des analogen Schaltungsentwurfs

SC – Multiply by two circuit

Vin Ck1

Ck1

Ck1del

Ck2

Ck2 Ck1

Ck1del

Ck2

2Vin

Vout

55Ausgewählte Themen des analogen Schaltungsentwurfs

SC – Multiply by two circuit

Q

Q

0V

Vin

56Ausgewählte Themen des analogen Schaltungsentwurfs

SC – Multiply by two circuit

Q

Q

0V

Vin

57Ausgewählte Themen des analogen Schaltungsentwurfs

SC – Multiply by two circuit

2Q

0V

Vin

0V

2Vin

58Ausgewählte Themen des analogen Schaltungsentwurfs

Subtraction of Reference Voltage

Vin Ck1

Ck1

Ck1del

Ck2

Ck2 Ck1

Ck1del

Ck2

2Vin+aVref-bVref

-Vref +Vref

Vout

59Ausgewählte Themen des analogen Schaltungsentwurfs

ADC Cell

Vin Ck1

Ck1

Ck1del

Ck2

Ck2

-Vref +Vref-Vref/4

+Vref/4

Ld=Ck2

En -Vref

En +Vref

Vout

60Ausgewählte Themen des analogen Schaltungsentwurfs

Cyclic ADC Cell

Ck1

Ck1del

SB

Ck2

-Vref +Vref

VinS

S S

SVin

Ck2

To Comp

Ck2

Comp

61Ausgewählte Themen des analogen Schaltungsentwurfs

Cyclic ADC Cell

Ck1

Ck1delCk2

-Vref +Vref

Ck2

1

62Ausgewählte Themen des analogen Schaltungsentwurfs

Cyclic ADC Cell

1

63Ausgewählte Themen des analogen Schaltungsentwurfs

Cyclic ADC Cell

-Vref +Vref

2

64Ausgewählte Themen des analogen Schaltungsentwurfs

Cyclic ADC Cell

2

65Ausgewählte Themen des analogen Schaltungsentwurfs

Cyclic ADC Cell

-Vref +Vref

4

66Ausgewählte Themen des analogen Schaltungsentwurfs

Schnellere Schaltung

1

67Ausgewählte Themen des analogen Schaltungsentwurfs

Schnellere Schaltung

-Vref +Vref

2

68Ausgewählte Themen des analogen Schaltungsentwurfs

Schnellere Schaltung

-Vref +Vref

2

69Ausgewählte Themen des analogen Schaltungsentwurfs

Schnellere Schaltung

-Vref +Vref

4

70Ausgewählte Themen des analogen Schaltungsentwurfs

Schnellere Schaltung

-Vref +Vref

4

71Ausgewählte Themen des analogen Schaltungsentwurfs

Schnellere Schaltung

-Vref +Vref

8

72Ausgewählte Themen des analogen Schaltungsentwurfs

Cyclic ADC Cell with parallel S+A

Vin

Ck1

Ck2

-Vref +Vref

Ck2

Ck1del

VinS

S

SB

In Ck2

Ck1

Ck1

Ck2del

S

In

-Vref +VrefCk2

Comp

Ck1

Comp

To Comp

73Ausgewählte Themen des analogen Schaltungsentwurfs

Types of Amplifier

Single Input, Single Output

Fully Differential

74Ausgewählte Themen des analogen Schaltungsentwurfs

Symmetry of the Differential CircuitVinP

Ck1

Ck2

-Vref +Vref

Ck2

Ck1del

VinPS

S SB

InP Ck2

Ck1

Ck1

Ck2del

S

InP

-Vref +Vref

To Comp

VinN

Ck1

Ck2Ck1del

S

Ck2

InNInN

Ck1

Ck2delCk1

Ck2

S SB

To Comp

S

S

Ground in Single endend c. is mid point in differential circ.

75Ausgewählte Themen des analogen Schaltungsentwurfs

Fully Differential AmpVinP

Ck1

Ck2

-Vref +Vref

Ck2

Ck1del

VinPS

S SB

InP Ck2

Ck1

Ck1

Ck2del

S

InP

-Vref +Vref

To Comp

VinN

Ck1

Ck2Ck1del

S

Ck2

InNInN

Ck1

Ck2delCk1

Ck2

S SB

To Comp

S

S

76Ausgewählte Themen des analogen Schaltungsentwurfs

Common Mode BiasVinP

Ck1

Ck2

-Vref +Vref

Ck2

Ck1del

VinPS

S SB

InP Ck2

Ck1

Ck1

Ck2del

S

InP

-Vref +Vref

To Comp

VinN

Ck1

Ck2Ck1del

S

Ck2

InNInN

Ck1

Ck2delCk1

Ck2

S SB

To Comp

S

SCM CM

77Ausgewählte Themen des analogen Schaltungsentwurfs

Zyklische AD Konversion - Algorithmus

i=1

Vin=2(Vin-Ref/4) Vin=2(Vin+Ref/4)

B(n-i) = 0B(n-i) = 1

i = i +1

neinVin>0

ja

78Ausgewählte Themen des analogen Schaltungsentwurfs

Algorithmischer ADC

1bit ADC 1bit DAC

0 1

X2-

+

x

Vin

Vin

Vin, Vdac

+

111 2

22

n

n

i

inin

ErrbRIn

Err

79Ausgewählte Themen des analogen Schaltungsentwurfs

Algorithmischer ADC

1bit ADC 1bit DAC

0 1

X2-

+

x

Vin

Vin

Vin, Vdac

+

111 2

22

n

n

i

inin

ErrbRIn

Err

80Ausgewählte Themen des analogen Schaltungsentwurfs

- ADC

1bit ADC 1bit DAC

0 1

-

+

Vin

x

Vin

In

Vin, Vdac

+ +

81Ausgewählte Themen des analogen Schaltungsentwurfs

- ADC

1bit ADC 1bit DAC

0 1

-

+

Vin

x

Vin

In

Vin, Vdac

+ +

in1

82Ausgewählte Themen des analogen Schaltungsentwurfs

- ADC

1bit ADC 1bit DAC

0 1

-

+

Vin

x

Vin

In

Vin, Vdac

+ +

in1

83Ausgewählte Themen des analogen Schaltungsentwurfs

- ADC

1bit ADC 1bit DAC

0 1

-

+

Vin

x

Vin

In

Vin, Vdac

+ +

in1

in1

84Ausgewählte Themen des analogen Schaltungsentwurfs

- ADC

1bit ADC 1bit DAC

0 1

-

+

Vin

x

Vin

In

Vin, Vdac

+ +

in1

in1

85Ausgewählte Themen des analogen Schaltungsentwurfs

- ADC

1bit ADC 1bit DAC

0 1

-

+

Vin

x

Vin

In

Vin, Vdac

+ +

in1 - b1R + in2

in1

in1 - b1R

86Ausgewählte Themen des analogen Schaltungsentwurfs

- ADC

1bit ADC 1bit DAC

0 1

-

+

Vin

x

Vin

In

Vin, Vdac

+ +

in1 - b1R + in2

in1

in1 - b1R

87Ausgewählte Themen des analogen Schaltungsentwurfs

- ADC

1bit ADC 1bit DAC

0 1

-

+

Vin

ErrRbRbInIn nn ...... 11

x

Vin

In

Vin, Vdac

+ +

nErrRbbIn n )...( 1

88Ausgewählte Themen des analogen Schaltungsentwurfs

- ADC

1bit ADC 1bit DAC+ +

89Ausgewählte Themen des analogen Schaltungsentwurfs

- ADC

1bit ADC 1bit DAC+

90Ausgewählte Themen des analogen Schaltungsentwurfs

Ladungspumpe

f1 f2

f2 f1

V1 V2

V2* V2*

91Ausgewählte Themen des analogen Schaltungsentwurfs

Ladungspumpe

f1 f2

f2 f1

V1 V2

V2* V2*

f1 f2

f2 f1

V1 V2

V2* V2*

Q=(V1-V2)CQ=(V1-V2)C

1/R=-C

92Ausgewählte Themen des analogen Schaltungsentwurfs

Ladungspumpe

V1 V2

V2* V2*

1/R=-C

V1 V2

V2* V2*

Recommended