CRC (Configurable Reconfigurable Core)

Bewertungs- und Entwurfsverfahren für

prozessorartig rekonfigurierbare Architekturen

CRC (Configurable Reconfigurable Core)

Bewertungs- und Entwurfsverfahren für

prozessorartig rekonfigurierbare Architekturen

Dipl. Inform. Tobias Oppold <oppold@informatik.uni-tuebingen.de>

Dipl. Inform. Thomas Schweizer <tschweiz@informatik.uni-tuebingen.de>

Dr. Tommy Kuhn <kuhn@informatik.uni-tuebingen.de>

Prof. Dr. Wolfgang Rosenstiel <rosenstiel@informatik.uni-tuebingen.de>

Universität Tübingen

Wilhelm-Schickard-Institut

Technische Informatik

Zwischenkolloquium DFG-SPP 1148 2

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Gliederung

� Einleitung

� CRC-Modell

� Architektur- und Compileroptimierungen

� Bewertung

� NEC-DRP

� Spannungsrekonfiguration

� Kooperationen / Meilensteine

� Ausblick / Zusammenfassung

Zwischenkolloquium DFG-SPP 1148 3

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Einleitung

Herkömmlicher Architekturen (FPGAs):

� Rekonfiguration im ms-Bereich

ÄÄnderung der Anwendung nderung der Anwendung üüber die Zeitber die Zeit

Neuere (prozessorartig rekonfigurierbare) Architekturen:

� Rekonfiguration innerhalb eines Taktschrittsinnerhalb eines Taktschritts

Wiederverwendung von Wiederverwendung von ArchitekturArchitektur--komponentenkomponenten innerhalbinnerhalb einer Anwendungeiner Anwendung

Zwischenkolloquium DFG-SPP 1148 4

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Einleitung

Neuere (prozessorartig rekonfigurierbare) Architekturen:

� Rekonfiguration innerhalb eines Taktschrittsinnerhalb eines Taktschritts

Wiederverwendung von Wiederverwendung von ArchitekturArchitektur--komponentenkomponenten innerhalbinnerhalb einer Anwendungeiner Anwendung

Zwischenkolloquium DFG-SPP 1148 5

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Zielsetzung

Nutzbarmachung der Rekonfigurierbarkeit, um

� Herstellungskosten

� Ausführungszeit

� Verlustleistung / Energieverbrauch

zu optimieren

Neuere (prozessorartig rekonfigurierbare) Architekturen:

� Rekonfiguration innerhalb eines Taktschrittsinnerhalb eines Taktschritts

Wiederverwendung von Wiederverwendung von ArchitekturArchitektur--komponentenkomponenten innerhalbinnerhalb einer Anwendungeiner Anwendung

Zwischenkolloquium DFG-SPP 1148 6

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Anwendungsklassen-spezifischeArchitektur und Compiler

Entwurfs- und Bewertungsumgebungen für prozessorartig rekonfigurierbare Architekturen

Vorgehensmodell

Anwendungen einer bestimmten

Anwendungsklasse

CompilerArchitektur

Zwischenkolloquium DFG-SPP 1148 7

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

CRC-Modell

Configurable Reconfigurable Core

Veränderbares Modell für prozessorartig rekonfigurierbareArchitekturen

PE

PE

PE

PE

PE

PE

Verbindungsnetzwerk

FU

Konfigurations-Speicher

Register-Satz

Zwischenkolloquium DFG-SPP 1148 8

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik Synthetisierbare Instanzen des CRC-Modells

PE

PE

PE

PE

PE

PE

Verbindungsnetzwerk

CRC-Modell

Zwischenkolloquium DFG-SPP 1148 9

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

PE

PE

PE

PE

PE

PE

PE

CRC-Modell

Synthetisierbare Instanzen des CRC-Modells

Zwischenkolloquium DFG-SPP 1148 10

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik Synthetisierbare Instanzen des CRC-Modells

PE

PE

PE

PE

PE

PE

PE

register set

data / statusRegister-Satz

Daten / Status

FU

PE: Berechnung, Kommunikation, Speicher

Zwischenkolloquium DFG-SPP 1148 11

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

register set

data / statusRegister-Satz

Daten / Status

FU

Kontext-speicher

PE: Rekonfiguration

Zwischenkolloquium DFG-SPP 1148 12

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

register set

data / statusRegister-Satz

Daten / Status

FU

Kontext-speicher

FSM

CLK

PE: Rekonfiguration

Zwischenkolloquium DFG-SPP 1148 13

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

register set

data / statusRegister-Satz

Daten / Status

FU

Kontext-speicher

FSM

CLK

PE: Rekonfiguration

Zwischenkolloquium DFG-SPP 1148 14

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Anwendungsklassen-spezifischeArchitektur und Compiler

Ergebnisse aus der 1. Projektphase

Anwendungen einer bestimmten

Anwendungsklasse

CompilerArchitektur

Bewertung erster Prototypen (Architektur, Compiler, Anwendung) zeigt Vorteile gegenüber FPGAs

Bewertung erster Prototypen (Architektur, Compiler, Anwendung) zeigt Vorteile gegenüber FPGAs

Entwurfs- und Bewertungsumgebungen für prozessorartig rekonfigurierbare Architekturen

Zwischenkolloquium DFG-SPP 1148 15

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Anwendungsklassen-spezifischeArchitektur und Compiler

Hauptziel der 2. Projektphase

Anwendungen einer bestimmten

Anwendungsklasse

CompilerArchitektur

Entwurfs- und Bewertungsumgebungen für prozessorartig rekonfigurierbare Architekturen

Weitergehende Architektur- und CompileroptimierungenWeitergehende Architektur- und Compileroptimierungen

Zwischenkolloquium DFG-SPP 1148 16

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Architektur- und Compileroptimierungen

Mehrere Optimierungsziele

maximale Ausführungs-geschwindigkeit

minimale Herstellungskosten

minimale Verlustleistung

Anwendungen

Com

pile

rArchitektur

Zwischenkolloquium DFG-SPP 1148 17

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik Optimierung von Architektur und Compiler für eine

einzelne Anwendung

Bewertung der Verlustleistung

Vorgabe der Ausführungs-geschwindigkeit Anwendungen

Com

pile

rArchitektur

Minimierung der benötigten FUs

Bereitstellung und Bewertung der Ressourcen

Minimierung der Herstellungskosten

Architektur- und Compileroptimierungen

� Initiation Interval (II)

� Taktfrequenz

Zwischenkolloquium DFG-SPP 1148 18

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik Verzweigungen im Kontrollfluss

� Herkömmliche Architekturen:

�beide Zweige müssen gleichzeitig implementiert werden, Auswahl über Multiplexer (���� zusätzliche FUs)

� Prozessorartig rekonfigurierbare Architekturen:

�Aufteilung in verschiedene Kontexte (���� Wiederverwendung von FUs)

Beispiel Ray Casting mit II=1 [FPL‘05]

voxelFetch() {

...

}

voxelFetch() {

...

}

resampling() {

if (kernel==trilin)

trilin();

else

nn();

}

resampling() {

if (kernel==trilin)

trilin();

else

nn();

}

Minimierung der benötigten FUs

Zwischenkolloquium DFG-SPP 1148 19

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

1

state

operations

7

6

5

4

3

2

1

context

1

Anwendung RGB2Y: xy = (c1*xr + c2*xg + c3*xb + c4) >> c5;

II=1, 77 MHz II=1, 200 MHz II=3, 200 MHz Vorgaben

Schedule

Ausführungsschema

chained pipelined

multi-context-pipelined

Minimierung der benötigten FUs

Zwischenkolloquium DFG-SPP 1148 20

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Bereitstellung von Architekturressourcen

1

≥1

18

18

3

1

1

II

12 Medw.2228860 ns200 Mio.200 MHzresampling

1 Medw.22288≥60 ns≤200 Mio.200 MHzresampling

1 Moore18111190 ns11 Mio.200 MHzHPGS

1 Medw.18181130 ns11 Mio.200 MHzHPGS

1 Medw.333130 ns66 Mio.200 MHzRGB2Y

none117320 ns200 Mio.200 MHzRGB2Y

none117313 ns77 Mio.77 MHzRGB2Y

FSMZuständeKontexteFUsPortsLatenzSamples/sTaktAnwendg.

Durch ein Ausführungsschema werden wesentliche Ressourcen, die für die Ausführung benötigt werden, definiert (Auswahl):

Auswahl der verbleibenden Architekturparameter mit dem Ziel:

#PEs = #FUs und Kosten pro PE minimal

� Auswahl von Komponenten aus einer Bibliothek

� Bei Bedarf Neuentwicklung von KomponentenArchitektur-

Komponenten

Zwischenkolloquium DFG-SPP 1148 21

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

TSMC 90nm / 130nm

VirtualSilicon PowerSaverStandard Cells Fläche, TimingFläche, Timing

AusführungszeitAusführungszeit

VerlustleistungVerlustleistung

Anwendung

� Binärdaten

� Testbench

Synopsys

DC / PhysicalCompiler

ModelSim

Synopsys

PrimePower

Instanz des CRC-Modells� Auswahl RTL-Komponenten (Verbindungsnetzwerk, FU, etc.)

� Setzen der Verilog-Parameter (Wortbreite, #Kontexte, etc.)

Architekturbewertung

Zwischenkolloquium DFG-SPP 1148 22

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Architekturbewertung

Anwendung RGB2Y: xy = (c1*xr + c2*xg + c3*xb + c4) >> c5;

II=1, 200 MHz II=3, 200 MHz

pipelined

multi-context-pipelined

Zwischenkolloquium DFG-SPP 1148 23

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

0

100000

200000

300000

400000

500000

600000

700000

cs0r1 csr4 csr80

100000

200000

300000

400000

500000

600000

700000

cs0r1 csr4 csr8

prozessorartigeRekonfigurationkeine Rekonfiguration

Ergebnisse: Fläche

Anwendung RGB2Y: xy = (c1*xr + c2*xg + c3*xb + c4) >> c5;

TSMC 130nm (1,2V)

9 PEs

ohne Kontext-speicher und FSM („statisches CRC-Modell“)

9 PEs

ohne Kontext-speicher und FSM („statisches CRC-Modell“)

9 PEs

4 Kontexte

4 Zustände

4 Register

9 PEs

4 Kontexte

4 Zustände

4 Register

9 PEs

8 Kontexte

8 Zustände

8 Register

9 PEs

8 Kontexte

8 Zustände

8 Register

3 PEs

4 Kontexte

4 Zustände

4 Register

3 PEs

4 Kontexte

4 Zustände

4 Register

3 PEs

8 Kontexte

8 Zustände

8 Register

3 PEs

8 Kontexte

8 Zustände

8 Register

II=1, 200 MHz II=3, 200 MHz [µm2] [µm2]

9 PEs

ohne Kontext-speicher und FSM („statisches CRC-Modell“)

9 PEs

ohne Kontext-speicher und FSM („statisches CRC-Modell“)

Zwischenkolloquium DFG-SPP 1148 24

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

50,2

26,732,9

0

10

20

30

40

50

60

cs0r1 csr4 csr8

13 1418,3

0

10

20

30

40

50

60

cs0r1 csr4 csr8

Ergebnisse: Verlustleistung/Energieverbrauch

Energieverbrauch (100 Samples)

II=1, 200 MHz II=3, 200 MHz

Anwendung RGB2Y: xy = (c1*xr + c2*xg + c3*xb + c4) >> c5;

TSMC 130nm (1,2V)

[nJ] [nJ]

prozessorartigeRekonfigurationkeine Rekonfiguration

9 PEs

ohne Kontext-speicher und FSM („statisches CRC-Modell“)

9 PEs

ohne Kontext-speicher und FSM („statisches CRC-Modell“)

9 PEs

4 Kontexte

4 Zustände

4 Register

9 PEs

4 Kontexte

4 Zustände

4 Register

9 PEs

8 Kontexte

8 Zustände

8 Register

9 PEs

8 Kontexte

8 Zustände

8 Register

3 PEs

4 Kontexte

4 Zustände

4 Register

3 PEs

4 Kontexte

4 Zustände

4 Register

3 PEs

8 Kontexte

8 Zustände

8 Register

3 PEs

8 Kontexte

8 Zustände

8 Register

9 PEs

ohne Kontext-speicher und FSM („statisches CRC-Modell“)

9 PEs

ohne Kontext-speicher und FSM („statisches CRC-Modell“)

Zwischenkolloquium DFG-SPP 1148 25

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

NEC-DRP

DRP-1

• 150-nm CMOS-Prozess

• 512 8-Bit PEs

• 16 Kontexte

• maximaler Takt: 133 MHz

Zwischenkolloquium DFG-SPP 1148 26

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

NEC-DRP: Chaining

26 Operationen, 1 Kontext:

� 29 MHz, II=1

� 26 PEs

26 Operationen, 1 Kontext:

� 29 MHz, II=1

� 26 PEs

Zwischenkolloquium DFG-SPP 1148 27

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik Platzierung und Verbindungen:

NEC-DRP: Chaining

Zwischenkolloquium DFG-SPP 1148 28

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

26 Operationen, 11 Kontexte:

� 134 MHz, II=11

� 18 PEs (5 ALUs)

26 Operationen, 11 Kontexte:

� 134 MHz, II=11

� 18 PEs (5 ALUs)

NEC-DRP: Multi-Context Execution

Zwischenkolloquium DFG-SPP 1148 29

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

26 Operationen, 4 Kontexte:

� 129 MHz , II=4

� 15 PEs (8 ALUs)

26 Operationen, 4 Kontexte:

� 129 MHz , II=4

� 15 PEs (8 ALUs)

NEC-DRP: Multi-Context Exec. und Pipelining

Zwischenkolloquium DFG-SPP 1148 30

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik Platzierung und Verbindungen, Kontext 1:

NEC-DRP: Multi-Context Exec. und Pipelining

Zwischenkolloquium DFG-SPP 1148 31

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik Platzierung und Verbindungen, Kontext 2:

NEC-DRP: Multi-Context Exec. und Pipelining

Zwischenkolloquium DFG-SPP 1148 32

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik Platzierung und Verbindungen, Kontext 3:

NEC-DRP: Multi-Context Exec. und Pipelining

Zwischenkolloquium DFG-SPP 1148 33

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik Platzierung und Verbindungen, Kontext 4:

NEC-DRP: Multi-Context Exec. und Pipelining

Zwischenkolloquium DFG-SPP 1148 34

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Anwendungen

Com

pile

rArchitektur

Vorgabe der Ausführungs-geschwindigkeit

Bewertung der Herstellungskosten

Minimierung der Verlustleistung

Spannungsrekonfiguration

Zwischenkolloquium DFG-SPP 1148 35

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Schlupfzeit

×

Verzögerung [t]

-

-

Schlupf

Sp

ann

un

g [

V] 1,2 V1,0 V

5,45 ns 4,06 ns

3,48 ns 2,68 ns

2,32 mW 3,71 mWP

1,38 ns2,29 ns

2,80 ns 2,10 ns

1,2

1,0

Zwischenkolloquium DFG-SPP 1148 36

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Zeitlich-räumliche Spannungsanpassung

1,2 V1,0 V

5,45 ns 4,06 ns

3,48 ns 2,68 ns

2,32 mW 3,71 mWP

timingconstraint4,5 ns

1,0 V

1,2 V

1,0 V

1,2 V

Zwischenkolloquium DFG-SPP 1148 37

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

2

1

Zeitlich-räumliche Spannungsanpassung

1,2 V1,0 V

5,45 ns 4,06 ns

3,48 ns 2,68 ns

2,32 mW 3,71 mWP

timingconstraint4,5 ns

Ausführungsschritt 2Ausführungsschritt 1

Zwischenkolloquium DFG-SPP 1148 38

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

register set

data / status

Erweiterung eines PEs

CLK

FU

Level Converter

Power Switch

VddH VddL

Kontextspeicher

Spannungsauswahl

Zwischenkolloquium DFG-SPP 1148 39

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Betriebsspannungswechsel am Inverter

DC

DC

DC

DC

DC

out

pswout

M1 M2

M3

M4Vin

Vsw1 Vsw2

Vdd2 = 1.0 VVdd1 = 1.2V

Power

Switch

M5

M6

M7

M8

Zwischenkolloquium DFG-SPP 1148 40

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Betriebsspannungswechsel 1,0V – 1,2V, Vin = 0V

1,0 V

1,0 V

Simulator: HSpice

Transistormodelle: Bsim4

Zwischenkolloquium DFG-SPP 1148 41

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Betriebsspannungswechsel 1,0V – 1,2V, Vin = 0V

DC

DC

DC

DC

DC

out

pswout

M1 M2

M3

M4Vin

Vsw1 Vsw2

Vdd2 = 1.0 VVdd1 = 1.2V

Power

Switch

M5

M6

M7

M8

1,2V

1,2 V pswout: tLH=53ps

Zwischenkolloquium DFG-SPP 1148 42

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Betriebsspannungswechsel 1,0V – 1,2V, Vin=1,2V

0 V

1,0 V

Zwischenkolloquium DFG-SPP 1148 43

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Betriebsspannungswechsel 1,0V – 1,2V, Vin=1,2V

DC

DC

DC

DC

DC

out

pswout

M1 M2

M3

M4Vin

Vsw1 Vsw2

Vdd2 = 1.0 VVdd1 = 1.2V

Power

Switch

M5

M6

M7

M8

0 V

1,2 V pswout: tLH=33ps

Zwischenkolloquium DFG-SPP 1148 44

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Betriebsspannungswechsel 1,2V – 1,0V, Vin = 0V

DC

DC

DC

DC

DC

out

pswout

M1 M2

M3

M4Vin

Vsw1 Vsw2

Vdd2 = 1.0 VVdd1 = 1.2V

Power

Switch

M5

M6

M7

M8

1,2V

1,2V

Zwischenkolloquium DFG-SPP 1148 45

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Betriebsspannungswechsel 1,2V – 1,0V, Vin = 0V

1,0 V

1,0 V pswout: tHL=46ps

Zwischenkolloquium DFG-SPP 1148 46

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Betriebsspannungswechsel 1,2V – 1,0V, Vin=1,2V

DC

DC

DC

DC

DC

out

pswout

M1 M2

M3

M4Vin

Vsw1 Vsw2

Vdd2 = 1.0 VVdd1 = 1.2V

Power

Switch

M5

M6

M7

M8

0 V

1,2 V

Zwischenkolloquium DFG-SPP 1148 47

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Betriebsspannungswechsel 1,2V – 1,0V, Vin=1,2V

0 V

1,0 V pswout: tHL=26ps

Zwischenkolloquium DFG-SPP 1148 48

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Leistungsaufnahme

DC

DC

DC

DC

DC

out

pswout

M1 M2

M3

M4Vin

Vsw1 Vsw2

Vdd2 = 1.0 VVdd1 = 1.2V

Power

Switch

M5

M6

M7

M8

256 nW

185 nW

37 µW

41 µW

max.M1

177 µW996 µW19 µW18 µW1,3 mW638 fW73,3 nW35 µW1,2→1,0Vin=1,2 V

179 µW996 µW19 µW18 µW1,3 mW34 nW1,1 µW39 µW1,2→1,0Vin=0 V

174 µW12 µW825 µW1,5 mW33 µW13 fW50 nW841 nW1,0→1,2Vin=1,2 V

174 µW12 µW825 µW1,5 mW33 µW33 nW1 µW565 nW1,0→1,2Vin=0 V

Avg0-100ps

max.M8

max.M7

max. M6

max.M5

max. M4

max. M3

max. M2

Zwischenkolloquium DFG-SPP 1148 49

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Leistungsaufnahme

DC

DC

DC

DC

DC

out

pswout

M1 M2

M3

M4Vin

Vsw1 Vsw2

Vdd2 = 1.0 VVdd1 = 1.2V

Power

Switch

M5

M6

M7

M8

256 nW

185 nW

37 µW

41 µW

max.M1

177 µW996 µW19 µW18 µW1,3 mW638 fW73,3 nW35 µW1,2→1,0Vin=1,2 V

179 µW996 µW19 µW18 µW1,3 mW34 nW1,1 µW39 µW1,2→1,0Vin=0 V

174 µW12 µW825 µW1,5 mW33 µW13 fW50 nW841 nW1,0→1,2Vin=1,2 V

174 µW12 µW825 µW1,5 mW33 µW33 nW1 µW565 nW1,0→1,2Vin=0 V

Avg0-100ps

max.M8

max.M7

max. M6

max.M5

max. M4

max. M3

max. M2

Zwischenkolloquium DFG-SPP 1148 50

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Weiteres Vorgehen

� Ermittlung der geeigneten Granularität

Power

Switch

VddHVddL

pswout

� Integration in Compiler

� Erweiterung auf Verbindungsnetzwerk

Zwischenkolloquium DFG-SPP 1148 51

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Kooperationen

• Prof. Fekete (Technische Universität Braunschweig):

Fekete, Rosenstiel, et al.: Optimal Simultaneous Scheduling, Binding and Routing for Processor-Like Reconfigurable Architectures, (FPL) 2006, Madrid, Spanien

• Prof. Teich (Universität Erlangen-Nürnberg, DFG-Projekt „CoMap: Co-Design of

Massively Parallel Embedded Processor Architectures“):

Abbildung datenflussdominanter regelmäßiger Algorithmen auf das CRC-Modell. Rekonfigurierbare Verbindungsnetzwerke.

• Prof. Merker (Technische Universität Dresden):

Abbildung affin indizierter Algorithmen auf das CRC-Modell.CRC-Modell wird als transaktionsbasiertes SystemC-Modell zur Verfügung gestellt.

• Prof. Becker (Universität Karlsruhe) :

Einbeziehung der HoneyComb-Architektur in die Architekturbewertung und Anwendung des CRC-Compilers.

• Prof. Koch (Technische Universität Darmstadt):Speichersystem MARC.

• Prof. Wehn (Universität Kaiserslautern)

Unterstützung bei SPICE Simulationen.

• NEC Corporation, Japan

Prototyping Umgebung der DRP-Architektur.Dreitägiges Treffen mit NEC, Japan

Zwischenkolloquium DFG-SPP 1148 52

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Meilensteine der zweiten Projektphase

09/05: Implementierung des CRC-Modells auf Transaktionsebene in SystemC

03/06: Automatisierte Ermittlung der Kennwerte von Fläche, Ausführungsgeschwindigkeit und Verlustleistung

09/06: Einbeziehung der Anwendungseigenschaften in den Optimierungsprozess

03/07: Erweiterung der Entwurfs- und Bewertungsumgebung um das Optimierungskriterium Verlustleistung

06/07: Kostenfunktionen für verschiedene Spannungsmanagementtechniken

07/07: Abschließende Dokumentation

����

����

����

����

����

Zwischenkolloquium DFG-SPP 1148 53

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Veröffentlichungen

• A New Design Approach for Processor-Like Reconfigurable Hardware. Euro DesignCon 2004, München.

• A Design Environment for Processor-Like Reconfigurable Hardware. IEEE International Conference on Parallel Computing in Electrical Engineering (PARELEC) 2004, Dresden.

• Cost Functions for the Design of Dynamically Reconfigurable Processor Architectures. Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI) 2004, Kanazawa, Japan.

• Object-Oriented Modeling and Synthesis of SystemC Specifications. Asia South Pacific Design Automation Conference (ASPDAC) 2004, Yokohama, Japan.

• Object-Oriented Hardware Synthesis with SystemC. Forum on specification & Design Languages (FDL) 2004, Lille, Frankreich.

• Evaluation of Temporal-spatial Voltage Scaling for Processor-Like Reconfigurable Architectures. Euro DesignCon 2005, München

• Evaluation of Ray Casting on Processor-Like Reconfigurable Architectures. (FPL) 2005, Tampere, Finnland

• Execution Schemes for Dynamically Reconfigurable Architectures(SASIMI) 2006, Nagoya, Japan.

• Optimal Simultaneous Scheduling, Binding and Routing for Processor-Like Reconfigurable Architectures, (FPL) 2006, Madrid, Spanien

• Evaluation and Design of Processor-Like Reconfigurable Architectures.(FPL), 2006, Madrid, Spanien

Zwischenkolloquium DFG-SPP 1148 54

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Ausblick dritte Projektphase

Entwurfs- und

Bewertungsumgebung

für prozessorartig

rekonfigurierbare

Architekturen

Zwischenkolloquium DFG-SPP 1148 55

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Welche ist die geeignetste Architektur?

0,00

0,50

1,00

1,50

2,00

8 PEs 12 PEs 17 PEs

Sp

eed

Up

AND XORSpatial Convolution Matrizoperationen

Loop Unrolling, Constant folding, Copy Propagation

Optimierungskriterium Flexibilität

Fläche ~ 700.000um2

Loop Unrolling, Constant folding,

Constant Propagation, Copy Propagation

32 Kontexte 16 Kontexte 8 Kontexte

… und welche ist die geeignetste

Abbildungsstrategie?

Loop Unrolling, Constantfolding, Common Sub-Expression Elimination

Zwischenkolloquium DFG-SPP 1148 56

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

SoC Integration

Memory Memory

PowerPC

750

PowerPC

750

ASIC

Accelerator

I/O

Controller

Bus

Bus

Integration einer prozessorartig rekonfigurierbarenArchitektur in eine SoC Umgebung.

Zwischenkolloquium DFG-SPP 1148 57

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Anbindungsmöglichkeiten

Bus-Interface

SoC-Bus SoC-BusSoC-Bus

SoC-BusSoC-Bus

Zwischenkolloquium DFG-SPP 1148 58

Tobias Oppold

Thomas Schweizer

Einleitung

CRC-Modell

Optimierungen

Bewertung

NEC-DRP

Spannungs-

rekonfiguration

Kooperationen

Meilensteine

Ausblick

Zusammen-fassung

Universität

Tübingen

Technische Informatik

Zusammenfassung

� Optimierung von Herstellungskosten und Verlustleistung ohne Performanzverlust

� Validierung anhand kommerzieller Architekturen und SPICE-Simulationen

SoCStandalone

AnwendungsklassenEine Anwendung

Kommunikation, SpeicherBerechnung, Steuerung

AusblickAktueller Fokus

CRC (Configurable Reconfigurable Core)

Bewertungs- und Entwurfsverfahren für

prozessorartig rekonfigurierbare Architekturen

CRC (Configurable Reconfigurable Core)

Bewertungs- und Entwurfsverfahren für

prozessorartig rekonfigurierbare Architekturen

Dipl. Inform. Tobias Oppold <oppold@informatik.uni-tuebingen.de>

Dipl. Inform. Thomas Schweizer <tschweiz@informatik.uni-tuebingen.de>

Dr. Tommy Kuhn <kuhn@informatik.uni-tuebingen.de>

Prof. Dr. Wolfgang Rosenstiel <rosenstiel@informatik.uni-tuebingen.de>

Universität Tübingen

Wilhelm-Schickard-Institut

Technische Informatik