On-Chip-Busse sind normaler-weise die Lösung, um die ver-schiedenen Datenflüsse von

und zu den verschiedenen I/Os, Spei-chern und dem Prozessor bzw. denProzessoren im System zu verbinden.Damit ist aber pro implementiertemBus zu jedem Zeitpunkt nur jeweils ei-ne Punkt-zu-Punkt-Verbindung mög-lich. In den letzten Jahren haben sicheinige Standards etabliert, zum Beispielder AMBA-Bus von ARM, der Core-Connect von IBM, SOC-it von Mips

Technologies, Smart Interconn von So-nics oder GigaSteam von Vitesse.

Die Problematik ist mit einemschmalen Flur vergleichbar: Es kannnur immer einer durchlaufen, alle an-deren Türen bleiben inzwischen ge-schlossen, also maximal ein Datenwortauf dem Bus. Es ergibt sich ein Fla-schenhals. Die einzige Alternative füreinen höheren Durchsatz liegt in einerImplementierung, die mehrere Wegezur gleichen Zeit verfügbar macht.Mehrere Busse erfordern aber viel Sili-

ziumfläche. In der Ver-gangenheit haben sichKreuzschienenverteilerbewährt: Waren alleVerbindungen geschal-tet, haben sich dieeinzelnen Signalwegenicht behindert undDaten konnten mit ma-ximaler Datenrate inallen Richtungen flie-ßen (Bild 1).

Die Busproblematikwird noch komplexerim Bereich der Tele-kommunikation. Hiergeht es nicht nur da-rum, dass einige Funk-

tionen auf dem Chip miteinander kom-munizieren, sondern es sind z.B. imTelefon- oder Datenverkehr nicht nurWorte, sondern lange Datenströmezwischen vielen Datenquellen und Da-tensenken zu übertragen. Bei einerKommunikation per Bus wäre im Fallevon Bursts der Transfer für alle ande-ren Daten gesperrt – eine ideale An-wendung für einen Kreuzschienenver-teiler.

Fulcrum Microsystems (www. ful-crummicro.com) bietet hier mit Nexuseine neue Lösung an, die zum einen als vielfach schnellerer On-Chip-Bus in SoCs eingesetzt werden kann, zumanderen aber auch eine Lösung für dieVermittlungstechnik bietet. Die wich-tigsten Daten gängiger On-Chip-Bussys-teme vergleicht die Tabelle.

◗ Der „Nexus“-Block

Nexus bildet den zentralen Block, derauf großen SoCs einen unbehindertenDatenfluss ermöglicht. Er besteht auseinem nicht-blockierenden Mehrfach-schalter, der quasi gleichzeitig mehrereDatenquellen und Senken mit unter-schiedlichen Datenraten und Blocklän-gen miteinander verbindet, und das beirelativ kleinem Zusatzaufwand. Zusatz-blöcke um das Verbindungsnetzwerkherum erledigen die Steuerung und dieSynchronisation.

Von außen her verhält sich Nexuswie die quasi-gleichzeitige transparenteVerbindung von je 36 bit breiten Portsauf einem Chip. Bei einer Standardim-plementierung von 16 On-Chip-Portssind damit gleichzeitig 16 voneinanderunabhängige bidirektionale Übertra-gungen mit jeweils 16 Gbit/s möglich– entweder für 36 bit breite Worteoder für Bursts mit Blocklängen von 2bis zu n Worten. Insgesamt ergibt sichdamit eine blockierungsfreie Verbin-dung von 16 Quellen zu 16 Senkenmit einer Übertragungskapazität bis zu16 × 16 Gbit/s = 256 Gbit/s.

Die implementierte Adressierung istsehr einfach (Bild 2) und entspricht ei-nem Datenfluss-Prinzip: Die am Port mankommenden 36-bit-Daten werdenmit einer zusätzlichen 4-bit-Zieladresseversehen und zum Verbindungsblockgeschickt. Das Durchschalten zur Ziel-adresse erfolgt dann mit Unterstützungder Eingangs- und Ausgangskontroll-

Satter Datendurchsatzauf dem Chip

Die quasi-parallele On-Chip-Vermittlung Nexus ergibt maximalen Datendurchsatz

Die Halbleitertechnik hat mit den derzeitigen Gatterdichten von mehreren Millionen dazu geführt, dass der Durchsatz in vielen Fällen nicht mehr von der

Leistungsfähigkeit der einzelnen Blöcke auf den Chips abhängt, sondern von den Bussen, die diese Funktionsblöcke verbinden. Viele Datenbusse schaffen nur einen unzureichenden Durchsatz und können keine Datenfolgen auf ein-

mal (Bursts) übertragen. Fulcrum Microsystems bietet mit dem Bussystem Nexus eine Lösung auf Basis eines asynchronen blockierungsfreien Kreuz-

schienenverteilers, implementiert in dynamischer Logik. Alle Ports können gleichzeitig miteinander kommunizieren.

Von Jürgen Pintaske

Bauelemente � On-Chip-Bussysteme

64 Elektronik 24/2003 www.elektroniknet.de

Bild 1. Beim Datenbus kann nur eine Verbindung aktiv sein,beim Kreuzschienenverteiler fließen die Daten auf den 16externen Bussen bidirektional und unabhängig voneinander.

IO 1 IO 2 IO n Prozessor + Speicher

Datenbusstruktur: alle Daten müssen über denselben Bus.Nur zwei Blöcke können gleichzeitig miteinander kommunizieren.

Bei Nexus werden die 16 bidirektionalen Kanäle über die zusätzliche Steuerlogik wie bei einem Kreuzschienenverteiler quasi-parallel durchgeschaltet.

Bus 1Bus 2

Bus 16

blöcke automatisch. Ein weiteres Ende-Bit definiert, wann die Übertragung beiBursts aufhört. Die erreichten Wertesind beeindruckend: 16 Gbit/Port vollduplex in einer konservativen 0,18-µm-Technologie (s. Tabelle). Dieser Wert

skaliert sich entsprechend einer Imple-mentierung in 0,15 oder 0,13 µm.

Nexus besteht aus drei Funktionen:der Eingangs-Steuereinheit, dem Kreuz-schienenverteiler und der Ausgangs-Steuer- und Arbitrierungsseinheit. Die

Eingangs-Steuereinheit bestimmt, wel-ches Wort übermittelt wird. Der Aus-gangsblock selektiert, wo die Datenhingeschickt werden und ob durch denEmpfang der Ende-Bits eine Verbin-dung wieder unterbrochen wird.

www.elektroniknet.de Elektronik 24/2003 65

BauelementeOn-Chip-Bussysteme �

Für schnelle Anfragen: Elektronik-Leserservice auf Seite 122

Verschiedene Verbindungsimplementierungen und ihre Merkmale. (Anmerkung: Ein fairer Vergleich der verschiedenen Verbindungstech-niken ist schwierig, da diese oft andere Zielrichtungen verfolgen.)

Hersteller Fulcrum IBM Sonics Vitesse Mips ARMBussystem Nexus CoreConnect Smart Interconn GigaStream SOC-It AMBA BusTechnologie 0,18 µm TSMC 0,18 µm IBM 0,18 µm TSMC 0,18 µm TSMC 0,13 µm TSMC 0,13 µm TSMCDatenübertragungsmethode Crossbar Hybrid Bus Crossbar Dual-port Controller BusAnzahl der Ports 16 5 5 16 5 5Port-Geschwindigkeit (Gbit/s) 16 – – 2,5 17 –Mittlere Port-Geschwindigkeit (Gbit/s) 16 4 2 3 7 3Port-Breite (bit) 36 128 64 – – 128Core-Frequenz (MHz) 450 166 166 125 330 133Leistungsaufnahme (W) 2 0,5 0,6 4 0,3 0,3Gesamtkapazität (Gbit/s) 256 21 10 40 33 17Durchlaufzeit (round trip, ns) 3 8 11 32 7 7,5Durchsatz/Leistung (Gbit/s pro W) 128 42 17 10 110 57Chipfläche (mm2) 5,5 7 5 18 1,5 4Durchsatz/Fläche (Gbit/s pro mm2) 46 3 2 2 22 4Anzahl der Prioritäten 1 4 – 4 – –Arbitrierungsschema Work-preserving fair Round robin Cell arbitration External – –

Während der Arbitrierierungs-phase wird die Zieladresse an-gelegt, die Daten sind bereitund es liegt die Zielanforderungvor. Die Ausgangs-Steuerein-

heit schaltet die Daten zum entsprechenden Kanal durch. Sindmehrere Daten gleichzeitig zu vermitteln, werden alle anderenim kurzen „Wartezustand“ gehalten, bis auch sie abgearbeitetwerden können. Nach der Arbitrierungsphase beginnt der Da-tentransfer. Die Übertragung über einen gewählten Pfad bleibt solange erhalten, bis das Ende-Bit im letzten Wort erkannt wurde.Damit ist dieser Kanal dann wieder frei zur Arbitrierung.

◗ Festlegung der „Vorfahrt“

Nexus ist in asynchroner Technologie implementiert. Damitmuss auch der Arbiter auf diese Technik abgestimmt sein. Ein ty-pischer synchroner Arbiter ist z.B. ein Zustandsautomat, der denEingangsstatus per Takt abtastet und dann eine deterministische

Entscheidung über die Reihenfolge der Abarbeitung trifft. Derasynchrone Arbiter muss dieselben Entscheidungen treffen, aberauf Basis der im Zeitablauf völlig zufällig auftretenden Anforde-rungen. Die Arbiter-Architektur ist deshalb vollkommen ver-schieden; der Nexus-Arbiter behandelt die Daten auf einer„First-come-First-serve“-Basis, wenn die jeweilige Zieladresse ge-rade frei ist. Sollte der Port gerade besetzt sein, werden statt-dessen andere, bereits anstehende Daten durchgeschaltet undzwar auf „faire“ Weise, basierend auf einem „Seitzer“-Arbiter,bestehend aus zwei über Kreuz gekoppelten NAND-Gattern mitzusätzlichem Filter gegen Metastabilität. Die Mehrfachauswahlfür die 16 Kanäle wird durch die Implementierung einer Baum-struktur erreicht.

Es ergibt sich damit beim Nexus-System das folgende Daten-transfer-Verhalten: Ist „wenig“ Datenverkehr, werden alle Datenso verteilt, wie sie ankommen, quasi-gleichzeitig. Bei stärkererBelastung wird der Reihe nach alternativ übertragen, aber alleKanäle werden ohne Ausnahme bedient. Im schlimmsten Fallwird bei der 16-Port-Implementierung der Kanal mit der stärks-ten Aktivität 50 % der verfügbaren Zeit für seine Übertragung er-

66 Elektronik 24/2003 www.elektroniknet.deFür schnelle Anfragen: Elektronik-Leserservice auf Seite 122

Bild 2. Die 36 bit breiten Wortewerden über die zusätzliche 4-bit-Zieladresse adressiert, das zusätz-liche Ende-Bit definiert das letzteWort einer Burst-Übertragung.

Wor

d n

36 b

it

Wor

d 3

36 b

it

Wor

d 2

36 b

it

Wor

d 1

36 b

it

1

Daten-wort36 bit

Ziel-Adresse4 bit

Ende1 bit

4

Bild 3. Der F1-Chip mit dem Kreuzschienenverteiler (Crossbar) in derMitte.

halten und alle anderenKanäle teilen sich denRest. Ein solches Verhal-ten gilt allerdings nur,wenn konstant zuvielVerkehr herrscht. Eswird also „gebremst“,nicht blockiert.

◗ Implementie-rungs-Alternativen

Die verfügbare Standard-Implementierung von 36 bit pro Port und 16bidirektionalen Ports hat sich aus denAnforderungen ergeben. Es könnendadurch 16 bidirektionale 32-bit-Bus-se über Nexus gleichzeitig kommuni-zieren, wobei die restlichen 4 der 36 bit zum Beispiel als Parity oder alszusätzliche Datenbits eingesetzt wer-den können.

Nexus ist nicht auf diese Organisa-tion fixiert, sondern lässt sich auch aufandere Applikationen optimieren:� Anzahl der Ports: Sinnvolle Imple-

mentierungen liegen zwischen 8und 32.

� Anzahl der Bits pro Port: 8 bis 128.

In allen Fällen muss betrachtet wer-den:� wieviel Platz die Verbindungen auf

dem Chip einnehmen,

� welche Leistungsaufnahme sich imMaximalfall ergibt,

� ob eine Kaskadierung von kleinerenNexus-Blöcken vorteilhafter ist imVergleich zu einem großen Schal-ter, der sehr viele lokale Verbindun-gen erfordert.

Meist müssen nicht alle Kanäle mitmaximalem Datendurchsatz kommuni-zieren. In einem solchen Fall könnenmehrere langsamere Kanäle auf einenschnellen Nexus-Port gemultiplext wer-den und erfordern damit weniger Si-liziumfläche. Dasselbe gilt auch aufWortbasis, wenn z.B. zwei 8-bit-, ein16-bit- und vier Einzelbit-Signale zu ei-nem 36-bit-Wort zusammengesetztwerden und sich dadurch die erforder-liche Kanalzahl reduziert.

◗ Der F1-Chip

Im F1-Chip (Bild 3) wur-den die wichtigsten Funk-tionen zusätzlich zum Ne-xus-System integriert, umeinen Prototypen aufbauenzu können und zur Unter-stützung des Systemauf-baus, speziell, um die Kom-munikation zwischen denexternen synchronen Ka-nälen und dem asynchro-nen Datentransfer im Ne-xus-Block zu ermöglichen:

� Takt-Generator,� Taktdomänen-Konverter zur Syn-

chron-Asynchron-Wandlung,� DDR-SDRAM-Interface,� 2 On-Chip-SRAMs 4 K × 36 bit,� Asynchron-Synchron-Wandlung,� Test-Interfaces,� PCI-Daten-Interface.

◗ Das F1-Testboard

Bei den hohen Datenraten bei Taktfre-quenzen von 450 MHz liefert das F1-Board (Bild 4) die einfache Möglichkeit,das Verhalten des F1-Chips oder auchdie Interkommunikation mehrerer F1-ICs im System zu testen. Als PCI-Boardausgelegt, passt es in jeden PC.

Die Komponenten auf der Platinesind zum größten Teil programmierbar,

www.elektroniknet.de Elektronik 24/2003 67

BauelementeOn-Chip-Bussysteme �

Für schnelle Anfragen: Elektronik-Leserservice auf Seite 122

Bild 4. PC-Board mit Nexus-Chip und weiteren Komponenten wie Takt-generatoren, FPGAs und Speichern zum Aufbau von Testsystemen.

um kundenspezifische Anpassungen zuermöglichen:

� drei unabhängig programmierbareTaktchips,

� programmierbare Spannungsversor-gung zum Test des Chips bei unter-schiedlichen Kern-Betriebsspannun-gen zwischen 0,9 und 2 V,

� FPGA, vorprogrammiert als PCI-Interface und für Debug-Zwecke,

� FPGA, vorprogrammiert mit vierTest-Funktionen.

� Jede Testfunktion verwendet 24 Da-ten-Bits und 12 Parity-Bits.

� Jede der vier Test-Funktionen ist über25 Kommandos programmierbar.

Auf diese Weise lassen sich schnellTeststrukturen aufbauen, um zum ei-nen mit echten Daten und zusätzlichmit simulierten Testdaten schnelle undwiederholbare Datenflüsse bei hohenDatenraten zu erzeugen.

◗ Datenflusstechnik im Kreuzschienenverteiler Nexus

Ein synchroner Datentransfer ist durchdie Problematik der Synchronisation al-

ler beteiligten Signalflüsse hier nichteinsetzbar. Fulcrum setzt bei Nexus ei-ne patentierte, verzögerungsunabhän-gige Technik mit einem 4-Phasen-Über-tragungsschema ein, die schnelle dyna-mische Logik verwendet, um eine qua-si-parallele Verbindung der 16 Portsüber einen extrem schnellen asynchro-nen Datenbus zu erreichen. On-Chip-Arbiter sorgen dafür, dass der Zugriffnichtblockierend ist.

Das Bild einer Reihe von Domino-steinen ist sehr anschaulich, denn eszeigt, wie sich die einzelnen Daten-Bits voranbewegen. Da es keinen über-geordneten Takt gibt, „fallen“ die ein-zelnen Bits wie Dominosteine in vie-len Bitreihen unabhängig voneinanderund mit maximaler Geschwindigkeitder eingesetzten Halbleitertechnolo-gie, ohne dass durch eine übergeord-nete Synchronisierung Zeit verloren-geht.

Da sich alle Domino-Bits per Defi-nition unabhängig voneinander voran-bewegen, kann hier nicht wie in der binären Logik mit HIGH und LOWzur Definition der Daten gearbeitetwerden. Es muss sowohl für LOW wiefür HIGH ein aktiver Level definiertwerden. Da dies zusammen mit demWert „Null“ für inaktiv eine „dreiwer-tige“ Halbleitertechnologie erfordernwürde, wird HIGH und LOW jeweilseine separate Leitung zugeteilt, und

68 Elektronik 24/2003 www.elektroniknet.de

Bauelemente � On-Chip-Bussysteme

Für schnelle Anfragen: Elektronik-Leserservice auf Seite 122

Bild 5. Die Fulcrum-Technologie: a) Datentransfer für jedes Bit in vier Phasen nach Um-wandlung in Dual-Rail; b) Umwandlung binär in Dual-Rail, es gibt nur noch „aktive“ Sig-nale; c) Bitübertragung mit Quittierung.

A BA_LOW

ACK

A_HIGH

Fulcrum's Technologieüberträgt jedes Bit in 4 Phasen

c)

Umwandlung von binären Datenauf Dual_Rail IN A_1 und IN A_0

b)a)IN A_1

IN A_0IN A

IN_HIGH

Phase 1 Phase 2 Phase 3 Phase 4

Quittierung

IN_LOW

A_HIGH

Phase 1 Phase 2 Phase 3 Phase 4

Quittierung

A_LOW

es ergibt sich die so genannte Dual-Rail-Implementierung (Bild 5).

Das Durchschalten eines jeden Bits wird in vier Phasen aus-geführt (Bild 5a):1. Der Sender schaltet entweder das Signal HIGH oder LOW vonNull auf aktiv um. Es führt also immer nur eine von beiden Lei-tungen positives Potential, beide Signale positiv ist ein nicht er-laubter Zustand.2. Der empfangende Teil „erkennt“ das Signal und meldet diesüber das Quittierungssignal an den Sender zurück, fängt aber so-fort mit der Bearbeitung an.3. Der Sender schaltet bei Empfang des Quittierungssignales dasjeweils aktive Signal wieder auf Null zurück.4. Der Empfänger nimmt das Quittierungssignal zurück. Damitist der Ruhezustand erreicht.

Wichtig an dieser Kommunikationsart ist die Tatsache, dassder Empfänger sofort nach dem Empfang von Daten mit derBearbeitung beginnen kann und auch eine Weitergabe an dennächsten Block möglich ist, unabhängig von der parallel stattfin-denden Quittierung.

Man kann sich also gut vorstellen, wie sich die Datenbits voll-kommen unabhängig von jeglichem Takt mit maximaler Ge-schwindigkeit der jeweiligen Halbleitertechnologie auf dem Chipvorwärtsbewegen. Die parallel stattfindende Quittierungsaktivitätsorgt wie ein Abstandshalter dafür, dass nach einer Aktivität einekurze Ruhepause folgt.

Durch die Implementierung des Nexus-Blocks in asynchro-ner Technologie ist eine quasi-gleichzeitige Übertragung fürmehrere parallele Datenflüsseerreicht. Solange der Daten-verkehr unterhalb des maxi-malen Durchsatzes bleibt,scheint Nexus 16 bidirektio-nale Datenkanäle gleichzeitigund voneinander unabhängigzu verbinden.

◗ Alternative zum On-Chip-Datenbus

Fulcrum stellt mit Nexus eineneuartige Stuktur vor, die aufdem SoC implementiert eineextrem schnelle Kommuni-kation von mehreren vonein-ander unabhängigen Daten-kanälen ermöglicht. Auf demChip wird der Nexus-Blocksinnvollerweise in die Mittegelegt, um eine etwa gleicheVerzögerung zu allen Funktio-nen zu erreichen. Bei einerVergrößerung des Busdurch-satzes um etwa den Faktor 10im Vergleich zu anderen Im-plementierungen mit entspre-chend höherer Komplexität er-gibt sich zusätzlich eine gerin-gere Leistungsaufnahme. gs

www.elektroniknet.de Elektronik 24/2003 69Für schnelle Anfragen: Elektronik-Leserservice auf Seite 122

Dipl.-Ing. Jürgen Pintaskestudierte Nachrichtentechnik in Aachen und arbeitete dannals Entwicklungsingenieur beiHorstmann in Heiligenhaus im

Bereich Analog- und Prozessor-systeme. Daran schlossen sichfünf Jahre Applikationsinge-nieur bei RCA/Harris an. Esfolgten Marketingmanager-Funktionen bei Hitachi und Tekelec sowie Vertrieb bei

Hughes Microelectronics undMixed Mode in München. Seit

1998 in Exeter/England lebend,unterstützt er nach seiner

Funktion als Director Germanybei Marketbroad jetzt bei ExMark amerikanische und europäische Kunden in PR,

Marketing und Sales.◗ E-Mail: exmarkjpi@aol.com