A Bezugsadresse ffir Simulationsprogramme

Wenn Sie die beschriebenen Simulationsprogramme haben mochten, schicken Sie bitte das ausgefiillte Formular an folgende Adresse:

RAL U-Simulation Postfach 1747 5440 Mayen

Ihre Bestellung wird nach Eingang ihrer Zahlung schnellstmOglich bearbeitet. Gewa.hren Sie uns jedoch bitte eine Lieferzeit von 3 bis 4 Wochen.

Hiermit bestelle ich zum Preis von 35,00 DM (inldusive Mehrwertsteuer, Porto und Verpackung)

die Simulations- und Beispielprogramme zum Buch:

r W.Schiffmann / R.Schmitz: "" "Technische Informatik"

Band 2: "Grund/agen der Computertechnik",

" Springer-Verlag 1992

Ich bentltige eine Diskette im folgenden Format (zutreffendes bitte ankreuzen):

o 5' 114 Zoll - 360 kByte o 3' 112 Zoll- 744 kByte

Das Geld Uberweise ich auf folgendes Konto:

Inhaber: J.Weiland Nummer: 0296830 Institut: Deutsche Bank BIZ: 570 700 45

Ueferung nur gegen Vorkasse! Ueferzeit 34 Wochen!

Ort, Datum UnterschriJt

B Kurzreferenz Programm OPW

Befehl Abk. Funktion Beispiel

S= Steuerwort s= Festlegen des Steuerwortes. s= xxxx01011xO

clock c Takten des Operationswerkes. clock

dump d Ausgabe der Registerinhalte des dump Operationswerkes

X= Konltante x= Setzt den Eingang X auf be- x= #-5 stiIIUcrlte ~erte.

y= Konltante y= Setzt den Eingang Y auf be- y= $1e stiIIUcrlte ~erte.

quit q Beendet die Simulation. quit

EQ? Marke eq? Springt zur Marke, wenn die EQ? equal SUIIUcrlanden des Addierers gleich sind.

NEQ? Marke neq? Springt zur Marke, wenn die NEQ? loop SUIIUcrlanden des Addierers un-gleich sind.

PLUS? Marke plus? Springt zur Marke, wenn das PLUS? plus hOchstwertigste Bit des Ergeb-nisses des Addierers gesetzt ist.

MINUS? M arke minus? Springt zur Marke, wenn das MINUS? minus hOchstwertigste Bit des Ergeb-nisses des Addierers nicht gesetzt ist.

Konstruktor Funktion Beispiel

: Trennen von Befehlen, die clock : dump in einer Zeile stehen.

; Text, der dem Semikolon dump ; Ergebnis ausgeben folgt, wird vom Programm ignoriert (KoIIUcrlentare).

> Definieren einer Marke. >loop

C Kurzreferenz Programm RALU

Befehl Abk. Funktion Beispiel

control Steuerwort co Festlegen des Steuerwortes. co $14321

clock c Takten der RALU. clock

dump d Ausgabe der Registerinhalte etc. dump

set Reg-nr. Konltante s Setzt Register auf bestimmte set 2 #-5 Werte.

quit q Beendet das RALU-Programm. quit

carry 0/1 cy Das Carry-Flag wird gesetzt carry 1 oder geloscht.

jmpcond Prufma&lce Marice jc Springt zur Marke, wenn jc $40 loop die UND-Verkniipfung zwischen Status und Maske ungleich null ist.

jpncond Prufma&lce Marice jnc Springt zur Marke, wenn jnc $40 Ib die UND-Verkniipfung zwischen Status und Maske gleich null ist.

Konstruktor Funktion Beispiel

: Trennen von Befehlen, die clock : dump in einer Zeile stehen.

; Text, der dem Semikolon cy 0 ; Carry loschen folgt, wird vom Programm ignoriert (Kommentare).

> Definieren einer Marke. >loop

D Abkiirzungen

ALU Arithmetic Logic Unit ANSI American National Standards Institute ARPA Advanced Research Project Agency Network ASCII American Standard Code for Information Interchange ATC Address Translation Cache, vgl. TLB BCD Binary Coded Decimal bpi bit per inch, Aufzeichnungsdichte CAM Content Addressable Memory CCD Charge Coupled Device CISC Complex Instruction Set Computer CLAA Carry Look Ahead Adder CLAG Carry Look Ahead Generator CMAR Control Memory Address Register CMOS Complementary Metal Oxide Semiconductor CPU Central Processing Unit, Prozessor, Zentraleinheit CRe Cyclic Redundancy Check CSMA/CD Carrier Sense Multiple Access with Collision Detection DNF Disjunktive Normalform DMA Direct Memory Access, direkter Speicherzugriff DRAM Dynamic RAM DRI Defense Research Internet DC Directed Current, Gleichstrom ECL Emitter Coupled Logic EPROM Erasable Programmable Read Only Memory, Loschbarer und pro­

grammierbarer Festwertspeicher EEPROM Electrical Erasable Programmable Read Only Memory, Elek-

trisch loschbarer und programmierbarer Festwertspeicher FET Feldeffekttransistor FIFO First In First Out FPU Floating Point Unit, Gleitkomma-Einheit HLL High Level Language IC Integrated Circuit ID Identity, Identification oder Instruction Decode IEEE Institute of Electrical and Electronics Engineers

IMP Interface Message Processor lOP Input Output Prozessor, Ein-/ Ausgabe Prozessor ISO International Standards Organisation LAN Local Area Network, Lokales Netzwerk LFU Least Frequently Used LIFO Last In First Out LRC Longitudinal Redundancy Check LRU Least Recently Used LSI Large Scale Integration MIMD Multiple Instruction Multiple Data MISD Multiple Instruction Single Data MIPS Million of Instructions Per Seconds MFLOPS Millions of Floating Point Operations per Second MOS Metal Oxide Semiconductor MSI Medium Scale Integration NaN Not a Number NMOS N-Channel Metal Oxide Semiconductor NRZ Non Return to Zero OSI Open Systems Interconnection PC Program Counter, Programmzii.hler PLA Programmable Logic Array PMOS P-Channel Metal Oxide Semiconductor

273

PROM Programmable Read Only Memory, programmierbarer Festwertspei-cher

RALU Register-ALU, Rechenwerk RAM Random Access Memory RCA Ripple Carry Adder RISC Reduced Instruction Set Computer ROM Read Only Memory, Festwertspeicher RPN Reverse Polnish Notation SIMD Single Instruction Multiple Data SISD Single Instruction Single Data SRAM Static RAM TLB Translation Lookaside Buffer, vgl. ATC tpi tracks per inch, Spurdichte VRC Vertical Redundancy Check VLSI Very Large Scale Integration WAN Wide Area Network, Weitverkehrsnetz UNIX Operating System, Betriebssystem

Literaturverzeichnis

AMD Advanced Micro Devices: Am !9000 -dreamlined indruction proceuor­u .. er' .. manual, 1987

Barbacci M. R., Siewiorek D.: The De .. ign and Analy .. i.. of In .. truction Set Proceuor .. , McGraw-Hill Verlag, 1982

Berndt B.: Zwi .. chen Software und Hardware: Mikroprogrammierung, Informatik-Spektrum 5, S. 11-20, Springer-Verlag, 1982

Bode A., Handler W.: Rechnerarchitektur Bd.l, Springer-Verlag, 1980 Bode A., Handler W.: Rechnerarchitektur Bd.!, Springer-Verlag, 1983

Bode A. (Brsg.): RISC-Architekturen, Reihe Informatik, BI Wissenschaftsver­lag, 1988

Conrads D.: Datenkommunikation: Verfahren-Ndze-Diende, Vieweg-Verlag, 1989

Daniels S., Zeissler R.: Mauen .. peicher, Feltron-Verlag, Troisdorf, 1982 Denning P. J.: The Working Set Model for Program Behaviour, CACM 15, pp.

191-198, 1968 DEC Digital Equipment Corp.: Digital Review, p.77, Jan. 1986 Dongarra J.J.: Performance of Variou.. Computer.. U .. ing Standard Linear

Equation .. Software in a FORTRAN environment, Computer Architecture News 16,47-69, 1 (March 1988)

Claus V., Schwill A.: DUDEN Informatik, DUDEN-Verlag, 1988

Farber G. (Hrsg.): Buuydeme - Parallele und .. erielle Buuydeme, lokale Netze, Oldenburg-Verlag, 1987

Flynn M. J.: Some Computer Organization .. and Their EjJectiveneu, IEEE Transactions on Computers, Vol. C-21, pp. 948-960, 1972

Fox Eric R., Kiefer Kenneth j., Vangen Robert F., and Whalen Shaun P.: Re­duced Indruction Set Architecture for a GaA .. Microproceuor Sydem, IEEE Computer, October 1986

Furht B., Milutinovic V.: A Survey of Microproce .... or Architecture .. for Memory Management, IEEE Computer, 20 (3), pp. 48-67, 1987

Garner, R. B.: SPARC, Scalable Proce .... or Architecture, SUN Technology, 1988

Literaturverzeichnis 275

Giloi W., Liebig H.: Logi.,cher Entwurf digitaler Sydeme, 2. Auflage, Springer-Verlag, 1980

Giloi W.: Rechnerarchitektur, Springer-Verlag, 1981 Glasmacher P.: FORTH in Silizium, c't Heft 4, S.36-39, 1987 Hayes J.P.: Computer Architecture and Organi&ation, McGraw-Hill, 2. Aufl.,

1988 Gajski D.D., Milutinovic V. M., Siegel H. J., and Furht B. P.: Computer

Architecture, IEEE Computer Society Press, Tutorial, 1987

Gross T., Hennessy J.: Optimizing delayed branche." Proc. Micro 15, IEEE, 1982

Hennessy J., et. al.: Hardware/Software tradeoff., for increa.,ed performance, Computer-Architecture News, 10, 2, 1982

Hitchcock C.Y., Sprunt H.M.B.: Analyzing Multiple Regi.,ter Set." Proceedings of the 12th Annual International Symposium on Computer Architecture, pp. 55-63, IEEE, 1985

Hoffmann R.: Rechenwerke und Mikroprogrammierung, Oldenburg-Verlag, 1983

Huntsman C., Cawthron D.: The MC 68881 Floating-point Coproce.,.,or, IEEE Micro, pp. 9-22, Dec. 1983

Hwang K.: Computer Arithmetic - Principle." Architecture, and De.,ign, Wiley and Sons, 1979

Hwang K., Briggs F.A.: Computer Architecture and Parallel Proce.,.,ing, Mc­Graw Hill, 1985

IEEE-7M: IEEE Standard for Binary Floating-point Arithmetic, New York, 1985

IEEE 802.3: Local Area Networb: Carrier Sen.,e Multiple Acce.,., with Colli.,ion Detection, IEEE Computer Society Press, L.A., 1985

INMOS Ltd.: IMS T800 Architecture, Technical Note 6, Bristol, 1987

INMOS Ltd.: Tran.,puter Reference Manual, Prentice Hall 1988 Katevenis M.: Reduced Indruction Set Computer., for VLSI, PhD-Thesis, MIT

Press, Cambridge 1985

Klar A.: Digitale Rechenautomaten, de Gruyter-Verlag Sammlung Goschen, 3. Auflage, 1983

Klein A.: Reduced In.,truction Set Computer., - Grundprinzipien einer neuen Rechnerarchitektur, Informatik-Spektrum 9, 334-348, 1986

Kogge P. M.: The Architecture of Pipelined Computer." McGraw-Hill Verlag, 1981

Kohonen T.: Self-Organi.,ation and A.,.,ociative Memory, Springer-Verlag, Berlin, 1984

Kuhn R. H., Padua D. A.: Parallel Proce.,.,ing, IEEE Computer Society Press, Tutorial, 1981

276 Literaturverzeichnis

Margulis N.: Crayon a Chip, c't Heft 2, S.38-45, 1990 Mayer U.: RISC-MIPS von MIPS, Design und Elektronik, 14, pp. 90-96, 1988

Motorola: MC 88100 9t-Bit Third-Generation RISC-Microprozeuor, MC 88tOO 16-Kilobyte Cache/Memory Management Unit (CMMU), Hypermo­dule Family, Product Overview, 1988

Motsch W.: Halbleiter"peicher, BI Wissenschaftsverlag, 1978

Myers G. J.: Advance" in Computer Architecture, John Wiley, New York, 1982

Patterson David A., Sequin Carlo H.: A VLSI RISC, IEEE Computer, 8-22, September 1982a

Patterson David A., Piepho Richard S.: Aueuing RISC" in High-Level Lan­guage Support, IEEE Mikro, 9-18, November 1982b

Radin G.: The 801 Minicomputer, IBM Journal for Research and Development, 27, 3, pp. 237-246, 1983

Ramamoorthy C. V., Li H. F.: Pipeline Architectur, ACM Computing Surveys 9,pp. 61-102, 1977

Reimann B., Wilde M.: Peripherie denkt mit, c't 11/89, Heise-Verlag, 1989

Richardson R.: Dhry"tone Re"ult", USENET-Mitteilungen, Juli 1988 Rudyk M.: VME-Bu", Modulare" Konzept fUr Mikrocomputer-Karten mit Eu­

ropaformat, Elektronik, 10/1982 Schmidt V., u.a.: Digital"chaltungen mit Mikroprozeuoren, Teubner-Verlag,

1978 Schnell G., Hoyer K.: Mikrocomputer Interface Fibel, Vieweg-Verlag, 1984 Schiinemann C.: Speicherhierarchie - Aufbau und Betrieb"wei"e, Informatik­

Spektrum 1, Springer-Verlag, S. 25-36, 1978 Schiitte A.: Programmieren in OCCAM, Addison-Wesley Verlag, 1988

Serlin 0.: MIPS, Dhryltone", and Other Tale", Datamation 32, 112-118, l1(June 1986)

Shah A., et. al.: Integrierte Schaltungen in Digitalen Syltemen, Bd.l und Bd.2 , Birkhauser, 1977

Spaniol 0.: Arithmetik in Rechenanlagen, Teubner-Verlag, 1976

Smith A. J.: Cache Memorie", Computing Surveys, Vol. 14, pp. 473-530, Sep­tember 1982

Stallings W.: Local Network", Computing Surveys, Vol. 16, No.1, March 1984

Stallings W. (Ed.): Computer Communication,,: Architecture", Protocol", and Standard", IEEE Computer Society Press, Tutorial, L.A., 1988

Stearns S.D.: Digitale Verarbeitung analoger Signale, Oldenburg-Verlag, 1984 Stone H.S.: Microcomputer Interfacing, Addison-Wesley Verlag, 1982

Tabak D.: RISC-Architecture, John Wiley and Sons, New York, 1987

Literaturverzeichnis 277

Tannenbaum A. S.: Computer Network" Prentice-Hall, 1987 VMEbus Manufactures Group: VMEbu, Specification Manual, Rev. B, 1982 Waldschmidt K.: Schaltungen der Datenverarbeitung, Teubner-Verlag, 1980 Weicker R.P.: A Synthetic Sy,tem, Programming Benchmark, Communications

of the ACM 27, Oct. 1984,1013-10,1984 Wendt S.: Kompleze Schaltwerke, Springer-Verlag, 1974 Wilkes M.V.: The Be,t Way to De,ign an Automatic Calculating Machine,

Report of the Manchester University Computer Inaugural Conference, Man­chester University, Electrical Engineering Department, pp. 16-18, 1951

Wilson P.: 91 Bit Micro Supporting Multiproce"ing, Computer Design 23 (6), 143, 1984

Zobel, D.: Programmierung von Echtzeiby,temen, Oldenburg-Verlag, 1986 Zobel D., Hogenkamp H.: Konzepte paralleler Programmier'prachen, Teubner­

Verlag, 1988

Sachverzeichnis

Address-Modifier 163 Adre6--Rechnungen 41 Adre6--Umsetzung 228

Register zur 230 Tabellen zur 229

AdreBdecodierung 151 AdreBfeld 26 Adressierungsarten 95 Algorithmus 6 Allocation 232

nonpreemptive 232 preemptive 233

ALU 24 Analog-fDigital Umsetzer 253 ARPANET 190 Array-Prozessor 86

Matrix-Multiplikation 90 Verbindungs-Netzwerk 87

Assembler 27 Assoziativspeicher 209 Ausfiihrungsphase 24 Automat, Einregister 2 Automat, Mehrregister 2 Basisbandiibertragung 172 Befehlsarten 95 Befehlsregister 24 Befehlssatz 93

Effizienz 93 Linge des Opcodes 94 Orthogonalitat 94 Regularitat 94

Befehlszahler 24 Benchmark-Programme 126

nicht-numerisch 129 Bootstrap Loader 27

Branch-Target-Cache 117 Breitbandiibertragung 173 Busarbitrierung 151

Dezentrale Arbitrierung mit Pol-ling 155

Dezentrale Daisy-Chain 153 Zentrale Daisy-Chain 152 Zentraler Arbiter mit Polling 155 Zentraler Arbiter mit Stich1eitun-

gen 154 Busse 142

Busprotokolle 142 Verbindungstopologien 143

Bustreiber 149 Cache 27, 237

Adre6-Umsetzung 239 Aufbau 238 Organisation 239

Cache-Architekturen 238 Carry Look Ahead Adder 46

Carry generate 46 Carry propagate 46 mehrstufige 48 Zeit analyse 49

CISC 8, 93 Merkmale 98

Continuation-Methode 235 Control Memory 9 CPU 24 CRC 175 D-Flipfiop 1 Daisy-Chain 150 Datei-Organisation 241 Dateien 241

Index-sequentielle 242

Sachverzeicbnis

random-access 243 sequentielle 242

Datenbus 28 DatenfluB 123 Delayed Branch 122 Delayed LOAD 121 Dhrystone-Benchmark 128 Digital-/ Analog Umsetzer 249 DMA67 DMA-Betriebsarten 67

Burst-Mode 67 Cycle-stealing Mode 68 transparentes DMA 68

Drucker 263 Laser 267 Nadel 265 Thermo 266 Tintenstrahl 266 Typenketten 264 Typenrad 265 Typenwalzen 264

Dual-Addition 43 Carry Look Ahead Adder 46 llipple Carry Adder 44 Serienaddierer 44 Volladdierer 44

Ein-/Ausgabe 28, 244 analoge 248 parallele 244 serielle 245

Ein-/ Ausgabe Prozessor 68 Ethernet-LAN 178 execute 24 Fehlerbehandlung 34 Feldrechner 86 Festplatten-Controller 223 Festwertspeicher 204

EEPROM 206 EPROM 205 Masken-ROMs 204 PROM 205

fetch 24 FIFO-Speicher 207 Firmware 53 Flags 24

FluBsteuerung 189 Flynn, Klassifikation nach 75 FM-Codierung 215 Formatierung 221 Gleitkomma-Darstellung 71

279

Darstellung der Null 73 Darstellung des Exponenten 73 Gleitkomma-Addierer 83 IEEE-754 Standard 73 normalisierte 72

Gleitkomma-Einheit 70 Coprozessor 75

Gleitkomma-Format 72 Halbleiterspeicher 196 Hardware-Parallelitat 66 HARVARD-Architektur 70 Hauptspeicher 27 Hold Time 2 Holephase 24 Instruction Set Processor 93 Interrupt-Vektor 35 Interrupts 30, 33

Abfragemethode 36 Anwendungen 33 Beispiel 39 Betriebssysteme 34 Codemethode 37 Ein-/ Ausgabe 34 maskierbare 36 mehrere 35 nicht maskierbare 36 polling 36 Priorititen 37 Service-Routine 36 Vektormethode 37 Verarbeitung 34

Kippintervall 3 Kommunikation 141 Komparator 255 LAN 184

Bridges 184 Gateways 184 Repeater 184

Latch 2 Leistungsbewertung 123

280

Leitungscodes 171 Leitwerk 24, 53

Mikroprogrammierung 53 Steuerwort-Speicher 53

LFU-Algorithmus 234 LIFO-Prinzip 31 LIN PACK-Benchmark 127 Logische Operationen 51 LRU-Algorithmus 234 Miuse 257

optische 258 Rollmaus 257

Magnetomotorische Speicher 210 Makro-Operationen 7 Makroassembler 33 Maschinenprogramm 24 Master-Slave Flipflop 6 Memory Manangement Unit 230 memory mapped 10 28 MFLOPS 125 MFM-Codierung 216 Mikroassembler 53 Mikroprogramm-Steuerwerk 54

AdreBerzeugung 55 Folgeadressen 56 Mikrobefehlsformat 54 Mikrooperation 55 Mikroprogrammziihler 54 reagierendes 54

Mikroprogrammierung 9 Mikroprozessor 28 MIMD 76 MIPS 125 MISD 76 Mnemonic 27 Motorola 68000101

Adressierungsarten 103 Befehlssatz 104 Datenformate 101 Entwicklung zum 68040 110 Exception Processing 108 Organisation Hauptspeicher 103 Register 101

Motorola 88000 134 Architektur des 88100 135

Sachverzeichnis

CMMU 88200 138 Omega-Netzwerk 89 Opcode 24 Operationscode 7, 24 Operationswerk 6

Beispiele 10 Simulationsprogramm 16

opw 16 Beispielprogramme 20 Benutzung 16 Bezugsadresse 269 Interaktiv-Modus 19 Optionen 18 Programm 16 Programm-Modus19 Betriebsarten und Befehle 18

OSI-Modell 191 Paging 227 Parallelbusse 146

Busfunktionen 147 Businterface 147 elektrische Realisierung 149 mechanischer Aufbau 148

Peak-Performance 124 Peak-Shift-Effekt 219 Permutationsnetz 89 Pipeline-Arten 80

arithmetische Pipelines 80 Befehls-Pipelining 81

Pipeline-Prozessoren 77 Aufbau 77 BewertungsmaBe 79 Durchsatz 80 Effizienz 80 Speedup 79 Time-Space Diagramm 78

Prefetching 239 Priorititsencoder 38 Propagation Delay 5 Prozessor 24 Prozessorregister 30 Puft'erspeicher 207 Puft'erspeicherverwaltung 189 RALU 57

Aufbau 57

Sachverzeichnis

Mikroprogrammierung 57 RALU-Simulation 57

Beispielprogramme 61 Benutzung 57 Bezugsadresse 269 dump-Befehl 60 Setzen von Registern 58 Sprungbefehle 60 Statusregister 60 Steuerwort 58 Takten der RALU 59

Rechenwerk 24 Adrefi-Register 30 Daten-Register 30, 40 Datenpfade 41

Rechenwerk, Ein-, Zwei- und Drei-Adrefi 40

Rechenwerk, logische Operationen 51 Rechenwerk, Registerarchitektur 40 Rechenwerk, Stackarchitektur 40 Rechenwerk, Status-Flags 52 Registerfenster 118 Rekursion 33 Restart-Methode 235 RISC 8, 112

Architekturmerkmale 113 Befehls-Pipelining 114 Beispiel-Architekturen 130 Branch-Target-Cache 117 Datenflufi-Konflikt 116 Definition 113 Optimierende Compiler 120 Scoreboard 118 Speicher-Konflikt 115 Steuerflufi-Konflikt 115

RLL-Codierung 218 Routing 188 Riickkopplungs bedingungen 4

l.Riick.-Bed. 5 2.Riick.-Bed. 5

Sammelleitung 149 Sample-and-Hold Glied 254 Schaltereinheit 87 Schaltwerk 1

Algorithmus 6

281

asynchrones 1 dynamische Flipflop-Kenngrof3en

2 komplexes 6 MEALY-Automat 1 MOORE-Automat 1 Riickkopplung 1 synchrones 1 Zeitverhalten 2

Schiebemultiplexer 42 Schreib/Lese-Speicher 199

Bipolares SRAM 200 CMOS-SRAM 200 Dynamische RAMs 200 NMOS-SRAM 200 Statische RAMs 199

Scoreboard 118 SCSI-Bus 165 Segmentierung 226 Segment register 30 semantische Liicke 98 Serielle Ubertragung 167

asynchrone 171 Betriebsarten 169 Leitungscodes 171 synchrone 169

Setup Time 2 Shifter 24, 42 ShufHe-Exchange Netz 88 Sicherheit 230 Signal Skew 4, 150 SIMD 76 SISD 76 Speicher 195 Speicherorganisation 197 Speicherschutz 230 Speicherverwaltung 225 Speicherzugriff, direkter 67 Stack 30 Stackpointer 30 Status-Flags 52 Status-Register 24 Stausteuerung 189 Steuerbus 28 Steuervektor 6

282

Steuerwerk 6 Entwurf9

Steuerwort-Speicher 9 Stichleitung 150 Taktung, gegenphasig 11 Taktung, gleichphasig 11 Time-Space Diagramm 78 Timer 248 Token-Bus 184 Token-Ring 183 Totzeit 5 Ubergangstabelle 6 Ubersprechen 150 Ubertragungsprotokolle 156

asynchrone 159 semisynchrone 158 Split-Cycle 158 synchrone 156

Ubertragungssicherung 174 Unterbrechung 30 Unterprogramm 30, 32

CALL-Befehl 32 RETURN-Befehl32 Zeitbedarf 33

U rladeprogramm 27 VAX-Faktor 128 Verschachtelung 33 Verwiirfler und Entwiirfler 168 Verzogerungszeit 5 Video-Monitore 260 VME-Bus 162 von NEUMANN-Rechner 7,8,24

Bottleneck 66 Grundkonzept 24

WAN 186 Betrleb von 188 Vermittlungstechnik 186

Wirkintervall 2 Wrlte-Precompensation 220 Zeilensprungverfahren 261 Zeitgeber 248 Zustandsvektor 6 Zyklische Blocksicherung 175

Sachverzeichnis

H.Bahring

Mikrorechner-Systeme Mikroprozessoren, Speicher, Peripherie

Mit Beitragen von 1 Dunkel, G.Rademacher 1991. XX, 658 pp. 407 Abb. 54 Tab. (Springer-Lehrbuch) Brosch. DM 68,­ISBN 3-540-53489-X

Das Buch entstand aus einem Kurs an der Femuniversitat Hagen. Es richtet sich hauptsachlich an Studenten der Fachrichtungen Informatik und Elektro­technik an wissenschaftlichen Hochschulen und Fachhochschulen. Durch die griindliche Darstellung mit regelmaBig eingestreuten Selbsttestaufgaben ist das Buch auch zum Selbststudium besonders geeignet.

T. Flik, H. Liebig

Mikroprozessorlechnik Systemaufbau, Funktionsabliiufe, Programmierung

3., vollig neubearb. u. erw. Aufl. 1990. XI, 364 S. 263 Abb. 33 Tab. Brosch. DM 48,- ISBN 3-540-52394-4

Das Buch stellt eine vollig neubearbeitete 3. Auflage des erfolgreichen Werkes ,,16-Bit-Mikroprozessorsysteme" dar, nun mit dem Schwerpunkt auf 32-Bit­Systemen. Es eignet sich sowohl als Lehrbuch als auch als Nachschlagewerk.

R. WeiBel, F. Schubert

DigitaJe SchaJtungstechnik 1990. VIII, 263 S. 245 Abb. Brosch. DM 39,­ISBN 3-540-52418-5

Dieses Buch gibt eine Einfiihrung in die digitale Schaltungstechnik. Es solI sowohl Studenten an Fachhochschulen und Universitaten der Elektrotech­nik, der Informatik und der angewandten Physik als auch Ingenieuren in der Industrie helfen, digitale Schaltungen zu verstehen und zu entwickeln.