36
La logique programmable à TOURS [email protected] : 02 47 36 71 05

La logique programmable à TOURS

  • Upload
    others

  • View
    4

  • Download
    0

Embed Size (px)

Citation preview

Page 1: La logique programmable à TOURS

La logique programmableà TOURS

[email protected]

: 02 47 36 71 05

Page 2: La logique programmable à TOURS

Quand? Dans quel cadre?

1er semestre : ENSL1 (obligatoire)

2ème semestre : ER-ISI2 (obligatoire)

3ème semestre : MC-ERII (optionnel)

4ème Semestre : ER-ISI4 (obligatoire, mais fonction des choix personnels de réalisations)

Page 3: La logique programmable à TOURS

ENSL1

Page 4: La logique programmable à TOURS

ENSL1

Respect du PPN (horaires)Pour optimiser les apprentissages :

Choix du langage : VERILOGEnseignement à mixité totale

Objectifs:Apprendre les fondements et répondre à l’attente du module ENSL1,démontrer la liberté des approches, les avantages, inconvénients, leurs limites des différentes solutions,

Page 5: La logique programmable à TOURS

Répartition

10 cours (15H)

12 TD (18H)

6 TP (21H)

Page 6: La logique programmable à TOURS

Les coursLa logique binaire et les opérateurs logiques,Modes de représentations,Les opérations arithmétiques et les bases 2-8-10-16,Technologie (niveaux, courants, tension, compatibilité),Problème de répartition d’adresses (décodage),Logique séquentielle et la mémorisation,Les fonctions Comptage et Décalage,La représentation et la norme (lecture de doc),Synthèse: Description comportementale d’une application (chronomètre),Inplémenter un grafcet dans un composant programmable.

Page 7: La logique programmable à TOURS

Les TD :

TD1 : passage d’une représentation à une autre (équation, logigramme, tables…),TD2 : Exercices de logique combinatoire, TD3 : Codage, conversion et opérations en binaire, hexadécimal, BCD et ASCII,TD4 : Adaptation-Sortance des familles logiques,TD5 : Plan mémoire, décodage d’adresses,TD6 : Bascules et mémoires,TD7 & 8 : Comptage (sur table et utilisation du simulateur),TD9 : Registre à décalage et K2000,TD10 : Générateur MLI numérique,TD11 : Etude et découpage fonctionnel d’un Compte-tours (prépa TP5),TD12 : Etude et analyse fonctionnelle de CAN (Prépa TP6).

Page 8: La logique programmable à TOURS

Les TP :

TP1 : codage, affichage, TP2 : mémoire et moteur pas à pas,TP3 : Comptage et tirage aléatoire d’une valeur TP4 : Transmission - Réception série,TP5 : Compte-tours,TP6 : réalisation de CAN à partir de CNA (rampe simple, avec suivi, à approx. successives).

Page 9: La logique programmable à TOURS

Les TD et TP:

mettent en œuvre systématiquement:de descriptions :

fonctionnelle, comportementale, à table de vérité,…

De matériels :conventionnels (composants TTL-LS, HCMOS…),programmables (PAL, CPLD, FPGA),

Page 10: La logique programmable à TOURS

Le 1er TP : affichage de valeurs

Encodeur

binaire

987

0

DécodeurB.C.D.

7 segments

gfedcba

D

C

B

A

a

b

c

f

e

d

g

Entrées(décimal)

Sorties(B.C.D.)

Sorties(7 segments)

Entrées(B.C.D.)

Afficheur

TIL 302

GAL

22V10

gfedcba

987

0

Entrées(décimal)

Sorties(7 segments)

a

b

c

f

e

d

g

Afficheur

TIL 302

Page 11: La logique programmable à TOURS

Les outils

CYPRESS:ORCAD Express (version démo Orcad 9.0)Pal 22V10 avec un programmateur universel

ALTERA :Logiciel Quartus II 6.0 full web edition avec l’environnement MAX+Plus II,Maquette CPLD « maison » : MAX 7128SLC84,Maquette FPGA DE2 : Cyclone II

Page 12: La logique programmable à TOURS

La carte CPLD…

Page 13: La logique programmable à TOURS

La carte FPGA DE2…

Page 14: La logique programmable à TOURS

ER-ISI1 et 2

Page 15: La logique programmable à TOURS

ER-ISI1 et 2Objectifs :

Proposer une application qui permet de mettre en œuvre les acquis, se former, « occuper » les semestres S1et S2.

permettre de : Faire du câblage électrique de platine,Faire de l ’électronique analogique,Faire de l’électronique numérique,Faire que l’on programme un composant, Se familiariser avec les techniques de réalisation (dessin et réalisation du PCB, montage des composants, soudage, mise au point, réglage…).

Page 16: La logique programmable à TOURS

L’ application…

Régule en tout ou rien, la température d’une enceintegrâce à un extracteur d’air de puissance

Page 17: La logique programmable à TOURS

Découpage…de l’enceinte thermo-contrôlée

Page 18: La logique programmable à TOURS

La réalisation « électronique »

Page 19: La logique programmable à TOURS

La carte CPLD…

Elle reçoit :Une représentation de la température (rapport cyclique)

Elle permet :la conversion de température (MLI vers grandeur numérique), La commande de la ventilation, L’affichage en clair de la température,

Page 20: La logique programmable à TOURS

La carte CPLD… le résultat

Page 21: La logique programmable à TOURS

ER-ISI4

Page 22: La logique programmable à TOURS

ER-ISI4

Les étudiants choisissent par binôme, leur réalisation en S3,En 2006-2007 :

certains groupes ont fait le choix de mettre en œuvre un CPLD,Applications :

Radar de recul de véhicule,Réalisation d’un régulateur PID configurable,

Page 23: La logique programmable à TOURS

Le radar de recul

Où: - FP1 est une mémoire (bascule RS)- FP2 est un compteur- FP3 est une mémoire (latch)- FP4 est un seuillage- FP5 est un oscillateur contrôlé en temps

Page 24: La logique programmable à TOURS

MC-ERII

Page 25: La logique programmable à TOURS

MC-ERII…

Objectif : Proposer des sujets menant à une réalisation faite purement de programmation,Les choix :

Carte à µP, PC avec webcam, robots, systèmes communicants….Logique Programmable:

Réaliser des blocs fonctionnels permettant une utilisation plus aisée de la carte DE2 d’ALTERA,

Page 26: La logique programmable à TOURS

Les choix

Utiliser la carte DE2 et écrire des fonctions afin d’en faciliter l’usage ou tout du moins l’abord,Leur choix : « Travailler au niveau du son » Les résultats :

non probants (carte plus complexes, sources !!!), Ils n’ont avancés que grâce au prof,

L’an prochain : Travail sur des E/S simples

Page 27: La logique programmable à TOURS

Conclusions …

Page 28: La logique programmable à TOURS

Conclusions

Nous ne regrettons surtout pas :Le choix de Verilog (et non VHDL),Ni celui de la mixité totale des méthodes et outils,Ni de prolonger les acquis durant les 2 années, c’est un murissement.

Le seul reproche que l’on peut se faire est de ne pas pouvoir faire vraiment de travail d’analyse,L’idéal est d’avoir la possibilité de plusieurs couches dans le cadre d’un module obligatoire ou complémentaire tel que ERII ou MC-ERII

Page 29: La logique programmable à TOURS

Comment faire adhérer les collègues ?

En motivant les élèves pendant les phases d’apprentissage,En faisant une vraie formation qui se veut motivante pour tous,En assurant un vrai SAV.

Page 30: La logique programmable à TOURS

Problèmes rencontrés

On ne va pas loin… (lié à la mémoire trop volatile de nos étudiants), notamment S3 et S4,L’analyse et le découpage fonctionnel ne s’apprennent pas en 3 coups de cuillère à pot (, et surtout pas en S1),Maquettes FPGA trop complexes :

mise en œuvre délicate (nbre E/S, précision),coûts prohibitifs des composants et (ou) cartes,

Page 31: La logique programmable à TOURS

Remarques

Les « S » préfèrent plutôt la logique programmable, ils s’y retrouvent mieux et proposent souvent des réalisations programmées.Les « STI » restent fidèles à leur « langue maternelle » et veulent câbler des composants… Ils « maîtrisent » plus…

Page 32: La logique programmable à TOURS

Mes interrogations

Page 33: La logique programmable à TOURS

Ce qui justifie notre choix (PAL, GAL, CPLD, FPGA) est souvent ce qui est ressource interne (nb cellules, etc…)… et là… Pourquoi avoir tant de possibilités d’E/S alors que le 1/10 nous suffit largement ?

Page 34: La logique programmable à TOURS

Pourquoi dois-je, financièrement parlant, acquérir une carte bien trop sophistiquée pour résoudre mon PB ? (ex: carte DE2 (poids, encombrement)) A qui ou à quelles applications sont destinés les composants programmables ?

Page 35: La logique programmable à TOURS

La question qui tue…

La logique conventionnelle doit elle encore être pratiquée ?…

Page 36: La logique programmable à TOURS

Bon appétit …