Upload
others
View
1
Download
0
Embed Size (px)
Citation preview
Fakultät Informatik Institut für Technische Informatik
NETWORK ON CHIP
Architekturen, Herausforderungen, Lösungen
Thomas Frank
Dresden, 24.05.2011
Inhalt
1. Einleitung
2. Architektur
3. NoC Bespiele
4. Zusammenfassung
TU Dresden, 24.05.2011 Network on Chip Folie 2 von 30
1. Einleitung
TU Dresden, 24.05.2011 Network on Chip Folie 3 von 30
Bedeutung
Network On Chip:
• Unterscheidung zw. globaler und lokaler Kommunikation in System On Chip(SoC)
• globale Kommunikation auf SoC• Vereinheitlichung aktueller Trends statt Alternative• Untermenge von SoC
TU Dresden, 24.05.2011 Network on Chip Folie 4 von 30
Herausforderungen
Paradigmenwechsel
früher: - Rechnen teuer/langsam- Kommunikation günstig(Verdrahtung)
heute: - Rechnen wird günstiger (Moore’s Law)- Kommunikation stößt an physikalische Grenzen(Latenz, Energieverbrauch)
⇒ Trend zum kommunikationsorientierten Design
TU Dresden, 24.05.2011 Network on Chip Folie 5 von 30
Relative Leitungsverzögerungszeit
[1]TU Dresden, 24.05.2011 Network on Chip Folie 6 von 30
Probleme
Leitungen - Drahtwiderstand(pro Fläche) steigt mit sinkendem Durchmesser- Kapazität ändert sich wenig- Länge globaler Verbindungen sinkt nur langsam
Synchronisation - Problem, je kleiner Struktur und je größer Chipfläche- Realisierung GALS-Systeme(global asynchron lokal synchron)
Produktivität - Design-Zyklus möglichst kurz- Problemaufteilung: separat entwickelte Kerne mit
standardisierter Kommunikationsschnittstelle leicht verbinden
TU Dresden, 24.05.2011 Network on Chip Folie 7 von 30
Beispiele für Kommunikationsstrukturen
[1]
TU Dresden, 24.05.2011 Network on Chip Folie 8 von 30
Kommunikationsstrukturen
Punkt-zu-Punkt: - schnellste, einfachste Lösung- Anzahl Verbindungen steigt exponentiell mit Anzahl der Kerne
Bus: - einfache Modellierung, gut erforscht- bei vielen Kernen: wird schnell zum Flaschenhals- Crossbar ist eher eine Zwischenlösung
Für maximale Flexibilität ist ein globale, gegliederte und skalierbareKommunikationsstruktur nötig.→ Netzwerk
TU Dresden, 24.05.2011 Network on Chip Folie 9 von 30
2. Architektur
TU Dresden, 24.05.2011 Network on Chip Folie 10 von 30
NoC Beispiel
[1]
TU Dresden, 24.05.2011 Network on Chip Folie 11 von 30
NoC Komponenten
Netzwerk Adapter: - implementieren Schnittstelle zu den Kernen- entkoppeln Berechnung von Kommunikation
Router - implementieren die Verbindungsstrategie- leiten Daten entsprechend weiter
Verbindungen: - Verbinden die Knoten- können mehrere physikalische oder logischeVerbindungen enthalten
TU Dresden, 24.05.2011 Network on Chip Folie 12 von 30
Systemkomposition
Eigenschaften
• Granularität• Clustering• Rekonfigurierbarkeit
[1]
TU Dresden, 24.05.2011 Network on Chip Folie 13 von 30
Netzwerkabstraktion
[1]Flits(flow control units): atomare Einheiten eines Datenpakets/-flussesPhits(physical units): kleinstes übertragbares DatenpaketB haben meistens die gleiche Bedeutung
TU Dresden, 24.05.2011 Network on Chip Folie 14 von 30
Netzwerk Adapter
• Sockets: OCP / VCI• NA Dienste:
Entkoppelungsgrad: hoch /niedrig
[1]
TU Dresden, 24.05.2011 Network on Chip Folie 15 von 30
Netzwerk - Reguläre Topologie
[1]
Netz: gute Auslastung
Baum: gute Ausnutzung der Verkehrslokalität
TU Dresden, 24.05.2011 Network on Chip Folie 16 von 30
Netzwerk - Irreguläre Topologie
[1]
• Mischungen verschieden Topologien• Fläche und Energieverbrauch skalieren nicht linear• basieren generell auf dem Konzept Clustering
TU Dresden, 24.05.2011 Network on Chip Folie 17 von 30
Netzwerk - Protokoll
Übertragungseigenschaften• paketorientiert / Datenstrom• verbidungsorientiert / verbindungslos• deterministisch / adaptiv• Wegfindung: minimal / nicht minimal• Datenverlust / Datenverzögerung• Entscheidungsfindung: zentral / dezentral
TU Dresden, 24.05.2011 Network on Chip Folie 18 von 30
Netzwerk - Protokoll
[1]
TU Dresden, 24.05.2011 Network on Chip Folie 19 von 30
Routingstrategien
Strategie Ressourcenbelegung bei VerstopfungStore-and-Forward Verbindung mit beiden dazugehörigen KnotenWormhole alle Knoten und Verbindungen, auf die das Paket verteilt istVirtual-Cut-Through lokalen Knoten
TU Dresden, 24.05.2011 Network on Chip Folie 20 von 30
Netzwerk - FlusskontrolleVirtual Channels
• physikalische Verbindung in logische Verbindungen aufteilen+ Deadlocks verhindern+ Leitungsausnutzung+ Performance+ ermöglicht Quality of Service− zusätzlicher Flächen- und Energieverbrauch, sowieso erhöhte Latenz
Puffer• speichern Input am Router• nimmt Hauptteil der Fläche des Routers ein+ können ruckartigen Datenverkehr abfangen− verzögern Verstopfung→ Anzahl minimierbar mit statistischen Wissen über Datenverkehr (ohne
Performanceverlust)→ pufferlose Architekturen auch möglich (meist bei circuit switched)
TU Dresden, 24.05.2011 Network on Chip Folie 21 von 30
Netzwerk - Flusskontrolle
[1]
TU Dresden, 24.05.2011 Network on Chip Folie 22 von 30
Netzwerk - Quality of Service
• bestimmter Dienst für Kern bereitgestellt, z.B.:– niedriger Latenz– hoher Durchsatz– geringer Energieverbrauch– hohe Signalqualität (wenig Jitter )
• Dienst wird ausgehandelt• 2 Klassen:
– best-effort (BE): keine Garantien– garantierter Service (GS)– GS/BE-Hybride auch Teil von Forschungen
TU Dresden, 24.05.2011 Network on Chip Folie 23 von 30
Netzwerk - Verbindungsebene
Synchronisation: - GALS (global asynchron lokal synchron)
Implementation: - Verbindungssegmentation mit Repeater-Puffer- Pipelining (mehr Durchsatz)
Zuverlässigkeit: - übersprechen von Leitungen→ Fehlererkennung/-korrektur- Fabrikationsfehler→ Selbsttestmechanismen
Kodierung: - Reduzierung Energieverbrauch (Negationsbit)- Fehleranfälligkeit (Paritätsbit)
TU Dresden, 24.05.2011 Network on Chip Folie 24 von 30
3. NoC Bespiele
TU Dresden, 24.05.2011 Network on Chip Folie 25 von 30
xpipes
[3]
• xpipes Compiler: Generiert NoC Elemente von parametrisierbaren Blöcken(SystemC)
• Wormhole-Routing mit eigenem Protokoll ”street sign”• Pipeling zur Leitungssegmentierung• CRC-Dekodierer arbeiten parallel mit den Routern
Memory Centric NoC
• 10 RISC Prozessoren (200Mhz)• Netzwerk getaktet auf 400Mhz• 8 dual port Speicher• 4 Channel Controller für
Crossbar-Switches
• hierarchische Sternarchitektur• mesochrones Netzwerk (Phase nicht
synchron)
• Einsatz: optische Mustererkennung• Zitat der Entwickler: ”Fancy Network
Concepts are not necessary”
[4]TU Dresden, 24.05.2011 Network on Chip Folie 27 von 30
Weitere NoC - Architekturen
• Æthereal NoC• QNoC• SPIN NoC
TU Dresden, 24.05.2011 Network on Chip Folie 28 von 30
4. Zusammenfassung
• Versuch der Separation von Berechnung und Kommunikation• viel Forschung bzgl. Hardwarearchitekturprobleme vorhanden• effiziente integrierte Lösung fr Modellierung, Design und Entwicklung fehlt• viel Forschung noch offen im Bereich Fläche-,Leistungs und -Energieeffizienz
TU Dresden, 24.05.2011 Network on Chip Folie 29 von 30
Quellen
[1] T. Bjerregaard, S. Mahadevan, ”A Survey of Resarch and Practices ofNetwork-on-Chip”, ACM Comput. Surv., vol. 38, Mar. 2006
[2] Ankur Agarwal, Cyril Iskander, Ravi Shankar, ”Survey of Network on Chip (NoC)Architectures & Contributions”, Journ. of Enig., Comp. and Archit., Volume 3,Issue 1, 2009
[3] Antonio Pullini et al., ”NoC Design and Implementation in 65nm Technology”,Network-On-Chip Symposium 2007
[4] Donghyun Kim et al., ”Solutions for Real Chip Implementation Issues of NoCand Their Application to Memory-Centric Networks-on-Chip”, Network-On-ChipSymposium 2007
TU Dresden, 24.05.2011 Network on Chip Folie 30 von 30
1. Einleitung2. Architektur3. NoC Bespiele4. Zusammenfassung