Trends in der Systemintegration...Trends in der Systemintegration Prof. Dr.-Ing.habil. Klaus-Jürgen Wolter Dr.-Ing. Thomas Zerna Fakultät Elektrotechnik und Informationstechnik Institut

Trends in der Systemintegration

Prof. Dr.-Ing.habil. Klaus-Jürgen WolterDr.-Ing. Thomas Zerna

Fakultät Elektrotechnik und Informationstechnik Institut für Aufbau- und Verbindungstechnik der Elektronik


2

Inhalt

• Nanoelektronik

• Aufbau- und Verbindungstechnik (AVT) der Elektronik auf dem Weg zur Nanoelektronik

• Bio- und Nano-AVT


3

Neue Bauelemente-Technologien und Anwendungen treiben die Anforderungen und Innovationen für Montage und Packaging voran. Dies führt dazu, dass die technologischen Grenzen zwischen Halbleitertechnologie, Aufbau- und Verbindungstechnik und den Systemtechniken in der Elektronik immer mehr verschwimmen.

Systemintegration in der Elektronik


4

Treiber Nanoelektronik

0

10

20

30

40

50

60

70

80

90

2005 2006 2007 2008 2009 2010 2011 2012 2013 2014 2015 2016 2017 2018

Jahr

DRAM

½ P

itch

(nm

)

EntwicklungdesDRAM-½-Pitches(Quelle: ITRS-Roadmap)

aber: Dimensionsvergleich mit Pitches am Beispiel 2010

DRAM-½-Pitch

FC Area Array

BGA 400µm

20µm

0,045µm

Mit der Realisierung von Strukturab-messungen≤ 100 nm erfolgt der Übergang zur Nanoelektronik


5

Auswirkungen der NE auf die AVT

• Die Mikro- und Nanoelektronik werden in den nächsten 10 Jahren Bauelemente auf den Markt bringen, die

* bis zu 5000 Anschlüsse,* ein Anschlussraster von 20 µm und* eine Verlustleistung von 150 W/Chip

haben werden.

• Die Aufbau- und Verbindungstechnik muss in der Lage sein, die Vorgaben der Nanoelektronik adäquat auf die nächsten Verbindungsebenen zu übertragen.

Nano-AVT heißt:Nanoelektronik-gerechte AVT


6

Entwicklung im Packaging

Quelle: Fraunhofer IZM


7

Aktuelle Trends - SoC

• Aufbaukonzepte• Beispiel für System-on-Chip: Power5-Prozessor-Chip (Fotos: IBM)


8

Aktuelle Trends - SiP

Stacked Die Memorymit Spacer


9

Wafer Level SiPFujitsu

Embedded Wafer LevelEWLP

Casio Micronics

Aktuelle Trends – WL-SiP


10

Beispiel: Roadmap Sharp


11

Inhalt

• Nanoelektronik

• Aufbau- und Verbindungstechnik der Elektronik auf dem Weg zur Nanoelektronik



12

Die Baugruppe – 1st level

PassivesFCCSPFBGAWLP

1st level peripheral FC:2010: 20 µm2018: 15 µm

1st level area FC:2010: 100 µm2018: 70 µm

1st level wire bond:2010: 20 µm2018: 20 µm

Interposer (Extremwerte):2010: Padsize 10 µm

line/space 5 µm2018: Padsize 7 µm

line/space 3 µm

Stacked dies Embedded passives

SoC SiP, Jisso


13

Die Baugruppe – 2nd level

2nd level:2010: 150 µm2018: 100 µm

2nd level:2010: 650 µm2018: 500 µm

HDI-Board:2010: Padsize 80 µm

line/space 24 µm2018: Padsize 40 µm

line/space 12 µm

SoPJisso

Embedded chip

Embedded passives

OpticalinterconnectionsChip to Chip

OpticalinterconnectionsPackage

to Package


14

Thermisches Design

Baugruppe mit 20 Leistungs-ICs.

Im Betrieb, ohne ein neues Kühlkonzept, würde sich die FR4 Leiterplatte an einigen Stellen weit über 150 °C erhitzen und die ICs beschädigen.

Das heute eingesetzte thermische Design ist völlig unzureichend. Wesentlich ist die Vermeidung von Hot Spots, die eine erhebliche Reduzierung der Lebensdauer bewirken.

Produktanforderungen

(Grafiken: Daimler Chrysler)


15

Notwendige nächste Entwicklungsschritte:

• Anpassung von Entwurfswerkzeugen zur 3D Integration – Synergistische Nutzung der dritten Dimension (Signallaufzeit, EMV, ...);

• Integration von heterogenen Komponenten in 3D Systeme –z.B. WLPs, MEMS-Komponenten, Polymersensoren, Batterien -> Handhabung, Kontaktierung und Schutz von der µSkale bis zur nanoSkale;

• Anpassen der Prüftechniken an reduzierte Dimensionen und die gestiegene Bedeutung der Grenzfläche.

Integrationstechniken

StackedPackages

Stacks in Packages

Chip in PolymerVertical System

Integration

(Fotos: Fraunhofer IZM)


16

Materialien

Pad-∅

Ball-∅

Pitch 1,27 0,80 0,65 0,50 0,25

0,75

0,35 0,30 0,300,15

0,50 0,30 0,30 0,25 0,15

Ball-Vol.PadflächeBall-Vol.

Padfläche = 1,125 0,318 0,200 0,288 0,149

Verbindungskonstruktionen / Advanced PackagesDefinition Nano ?

0,12

0,085

0,045

0,187

0,060,02

(2010)

0,063

0,0350,01

0,100

0,40LFBGAJapan

0,20wlCSPJapan

BGA, LFBGA wlCSP, Flip Chip

Status 2005

Dominanz Grenzfläche

L2PC0.09V LPND

Skalierung künftigerVerbindungskonstruktionen

(Grafiken: Siemens)


17

Verfahren

Siebdruck

Maske

Rakel

Substrat

Material

MaterialMaterial Material

Substrat SubstratTisch

Komponente ?StempeldruckDispensen Jet-Verfahren alternative

Verfahren

• Anforderungen bezüglich der Auflösung (des Pitches) werden heute bereits im Bereich des grafischen Drucks(Inkjet-Druck, Offset-Druck) erreicht, aber….

Beispiel: gedruckte Struktur, Leitpaste20µm Lines/Spaces

• … sind nicht übertragbar auf die Materialeigenschaften der heutigen Verbindungswerkstoffe (Viskosität, Füllstoffpartikelgröße, -anteil, …)

(Fotos: Koenen)


18

AusrüstungenW

afer

Bum

ping

Stand der Technik:Typ 6 Lotpulver,

mittlerer Durchmesser 10 µm

Zukünftige Anforderung für 20µm Pitch:Mittlerer Durchmesser der Partikel < 3 µm

5 Schichten von Partikeln in einem Lotdepot vor dem Reflow

Wire

Bon

ding

Zukünftige Anforderung für 20µm Pitch:Mittlerer Drahtdurchmesser < 7 µm

Derzeit kleinsterDrahtdurchmesser: 18 µm

(Grafiken: SEHO)


19

Ausrüstungen

Lotdruckkopf

Lottank mit elektrischer Widerstandsheizung

Halterung

Mikromechanisch hergestellter Druckchip

Keramischer Tragkörper mit piezoelektrischen Aktoren und Tankadaption

Stickstoffzufuhr

Standardprozess

•für die Produktion:17µm Draht; 50 µm Pitch

(WW oder BW)

•aktuelle Entwicklung:12µm Draht; 25µm Pitch

(Quelle: SPT-Katalog)

•Roadmap DVS:

•qualifizierter Standard35 µm Pitch bis 200820 µm Pitch bis 2010

Zielrichtung:

< 8µm Draht; < 20 µm Pitch

Entwicklung / Fragen

•Prozessfähigkeit

•Handling

•Tools

•Draht

•Abflammung

•Bondkopf

•Bondkraft

•Ultraschallsystem

•Platziergenauigkeit < 2µm

•Bilderkennung

•Motion / Mechanik

Ultra Fine Pitch Drahtbonden

Grafiken: SEHO


20

Prüftechnik

Problemstellungen

• Thermo-mechanischeSpannungen & Dehnung

• Kirkendall-Void Bildung• Phasenumwandlung• Intermetallische Phasen• Transportphänomene• Volumenänderung undelektrische/mechanischeDegradationdurch Feuchtediffusion

• Rekristallisation, Voids anKorngrenzen

• Rissbildung in Kunststoffen, an Grenzflächen

• Korrosion (Grafiken: Fraunhofer IzfP)


21

Inhalt

• Nanoelektronik

• Aufbau- und Verbindungstechnik der Elektronik auf dem Weg zur Nanoelektronik



22

• Wesentliche Eigenschaftsänderungen in der Nano-Welt

QuantenmechanischesVerhalten

VergrößerteOberfläche

MolekulareErkennung

„Neue“ Technische Physikdurch Änderung von•Farbe, Transparenz•Härte•Magnetismus•elektrischer Leitfähigkeit

„Neue“ Chemieprozessedurch Änderung von•Schmelz- und Siedepunkt•chemischer Reaktivität•katalytischer Ausbeute

„Neue“ Bioanwendungendurch Kombination mit•Selbstorganisation•Reparaturfähigkeit•Adaptionsfähigkeit•Erkennungsfähigkeit

Quelle: VDI-Technologiezentrum

Anwendung der Nanotechnologien


23

Einsatz neuer Wirkprinzipien


24

Zukünftige Trends der NE

Festkörper-Nanoelektronik- Single Electron Transistor,

* geringste Abmessungen,* geringste Leistungsaufnahme,* höchste Schaltgeschwindigkeiten,

- Quantum Dot Transistor,- Spin-Transistoren.

Molekularelektronik- Leitfähige Moleküle,

Moleküle mit speziellen elektrischen Funktionen,

- Carbon Nanotubes [D=(10-100) nm, L=(10-100) µm];* fester als Stahl,* höhere elektrische Leitfähigkeit als Kupfer,* bessere Wärmeleitfähigkeit als Silizium.

Zukünftige Lösungsansätze für die Nanoelektronik: More than Moore

Muster einesSingle Electron Transistors

(Foto: TU Chemnitz)

Aufbau einesTransistors mit CNT-Verbindung

(Grafik: Infineon Technologies AG)

24,9 nm 22,7 nm

61,3 nm


25

Mit der Entwicklung der Mikrosystemtechnik (MEMS), der Nanotechnik und der Biotechnologie kommen weitere Anforderungen an das Packaging:

– Informationsflüsse und Stofftransport in nichtelektrischen Domänen (z. B. mechanisch, thermisch, optisch, fluidisch),

– selektiver Schutz der Komponenten und des Gesamtsystems gegen ausgewählte Größen einerseits und während andere Größen das System gezielt beeinflussen sollen (z. B. Messgröße bei Sensoren, chemische Spezies bei Lab-on-Chip-Systemen),

– kombinierte Anwendung der Nano-und Biotechniken.

Mikroskopierkammer auf LTCC-Baugruppe

Bio-MEMS


26

• Die neuartigen Packagingverfahren, die sich daraus ergebenden Entwurfseinschränkungen, die Interaktion elektronischer mit nichtelektronischen, besonders aber mit biologischen Prinzipien erfordert entsprechende Erweiterungen des Entwurfs solcher Systeme einschließlich der Modellierung und Simulation.

Zukünftige Designanforderungen


27

Fazit

• Ein Ende der durch die Halbleiterindustrie getriebenen Entwicklung der AVT ist nicht abzusehen. Technologien und Ausrüstungen der AVT müssen ausgereizt und weiter angepasst werden.

• Die Anforderungen aus Produktsicht bedingen eine weitere Diversifizierung der Aufbau- und Verbindungstechniken. Neben der „Mainstream“-AVT sind immer mehr Speziallösungen gefragt.

• Innovative Entwicklungen auf dem Gebiet Nanoelektronik und Biotechniken (More than Moore) führen zu neuartigen Herausforderungen an die Systemintegration durch:

– Multi-Funktionalität/Anwendungen

– Multi-Technologien/Skalierungen

– Multi-Materialien/Interfaces

Documents

Trends in der Systemintegration...Trends in der Systemintegration Prof. Dr.-Ing.habil. Klaus-Jürgen Wolter Dr.-Ing. Thomas Zerna Fakultät Elektrotechnik und Informationstechnik Institut